



UNIVERSIDADE  
ESTADUAL DE LONDRINA

---

KLEBER DOS SANTOS LOPES

**SISTEMA DE FONTES  
REGULADAS/ISOLADAS/SINCRONIZADAS PARA  
APLICAÇÃO EM UPS**

**KLEBER DOS SANTOS LOPES**

**SISTEMA DE FONTES  
REGULADAS/ISOLADAS/SINCRONIZADAS PARA  
APLICAÇÃO EM UPS**

Dissertação apresentada ao Programa de Pós-Graduação em Engenharia Elétrica da Universidade Estadual de Londrina como parte dos requisitos para a obtenção do Título de Mestre em Engenharia Elétrica.

Área de concentração: Sistemas Eletrônicos.  
Especialidade: Eletrônica de Potência.

Orientador: Prof. Dr. Carlos Henrique Gonçalves Treviso.

Londrina  
2012

Catálogo elaborado pela Divisão de Processos Técnicos da Biblioteca Central da  
Universidade Estadual de Londrina.

### **Dados Internacionais de Catalogação-na-Publicação (CIP)**

L864s Lopes, Kleber dos Santos.  
Sistema de fontes reguladas/isoladas/sincronizadas para aplicação em  
UPS / Kleber dos Santos Lopes. - Londrina, 2012. 105 f.: il.  
Orientador: Carlos Henrique Gonçalves Treviso.

Dissertação (Mestrado em Engenharia Elétrica) - Universidade  
Estadual de Londrina, Centro de Tecnologia e Urbanismo, Programa de Pós-  
Graduação em Engenharia Elétrica, 2012. Inclui bibliografia e apêndices.

1. Sistemas ininterruptos de energia - Teses. 2. Sistemas lineares -  
Teses. 3. Engenharia elétrica - Teses. I. Treviso, Carlos Henrique Gonçalves.  
II. Universidade Estadual de Londrina. Centro de Tecnologia e Urbanismo.  
Programa de Pós-Graduação em Engenharia Elétrica. III. Título.

CDU 621.3

KLEBER DOS SANTOS LOPES

**SISTEMA DE FONTES REGULADAS/ISOLADAS/SINCRONIZADAS  
PARA APLICAÇÃO EM UPS**

Dissertação apresentada ao Programa de Pós-Graduação em Engenharia Elétrica da Universidade Estadual de Londrina como parte dos requisitos para a obtenção do Título de Mestre em Engenharia Elétrica.

**BANCA EXAMINADORA**

---

Prof. Dr. Carlos Henrique Gonçalves Treviso  
Universidade Estadual de Londrina - UEL

---

Prof. Dr. Aziz Elias Demian Junior  
Universidade Estadual de Londrina - UEL

---

Prof. Dr. Sérgio Augusto Oliveira da Silva  
Universidade Federal do Paraná - UFPR

Londrina, 9 de abril de 2012.

A Deus, aos meus pais, a minha família, a Gisele e aos meus amigos,  
companheiros de todas as horas.

# Agradecimentos

Primeiramente a Deus, por tudo em minha vida.

Agradeço aos meus pais e meus irmãos, pois, sem seu apoio, carinho e incentivo não seria possível chegar até aqui.

Agradeço a minha esposa por sua compreensão, amor e carinho, ofertados mesmo nas muitas horas em que estive ausente, trabalhando neste projeto.

Agradeço ao Prof. Dr. Carlos Henrique Gonçalves Treviso, orientador deste trabalho, por todo o suporte técnico, ideias e ajuda ofertada ao longo deste trabalho. Agradeço também a sua paciência em orientar alguém que não poderia estar em tempo integral no laboratório.

Agradeço aos professores doutores Aziz e Sérgio pelas preciosas sugestões dadas a este trabalho na qualificação.

Agradeço a Identech por todo o apoio oferecido durante a elaboração deste trabalho, desde a flexibilidade de horário até aos empréstimos de equipamentos.

Agradeço a todos os professores do Departamento de Engenharia Elétrica da UEL, pelo apoio ofertado ao longo de todos estes anos de estudo.

Por fim, agradeço a todos os amigos que participaram de forma direta ou indireta deste processo, em especial ao Nelson, Rodolfo, Sanches, Fábio e ao professor André.

LOPES, Kleber dos Santos. **Sistema de fontes reguladas/isoladas/sincronizadas para aplicação em UPS**. 2012. 105 f. Dissertação (Mestrado em Engenharia Elétrica) – Universidade Estadual de Londrina, Londrina, 2012.

## RESUMO

Este trabalho apresenta uma contribuição ao estudo de fontes auxiliares aplicadas a sistemas UPS (do inglês *uninterruptible power supply*), mostrando o projeto completo de um sistema com nove fontes reguladas, isoladas, limitadas em corrente e sincronizadas. O sistema proposto pode ser sincronizado através de pulsos provenientes do circuito de controle do UPS, ou na ausência deste pulso, se autossincronizar trabalhando de forma autônoma. Será apresentada toda a análise qualitativa e quantitativa do sistema proposto, e serão apresentados resultados experimentais do protótipo montado. Ainda será demonstrado que o sistema proposto apresenta uma redução de 51,43% da área, 31,73% do volume e 71,14% do peso em relação a sistemas lineares comumente utilizados.

**Palavras Chave:** UPS. Fontes chaveadas. Fontes isoladas. Sincronismo. Limitação de corrente.

LOPES, Kleber dos Santos. **Sistema de fontes reguladas/isoladas/sincronizadas para aplicação em UPS**. 2012. 105 f. Dissertação (Mestrado em Engenharia Elétrica) – Universidade Estadual de Londrina, Londrina, 2012.

### **ABSTRACT**

This work presents a contribution to the study of auxiliary supplies applied to UPS (uninterruptible power supply), showing the complete project of a system with nine regulated, isolated, current-limited and synchronized sources. The proposed system can be synchronized through pulses from the UPS control circuit or, in the absence of this pulse, self-synchronized working autonomously. All the qualitative and quantitative analysis will be shown as well as the experimental results of the assembled prototype. Still, it will be demonstrated that the proposed system presents a reduction of 51.43% in area, 31.73% in volume and 71.14% in weight compared to linear systems commonly used.

**Keywords:** UPS. Switching power supplies. Isolated sources. Synchronism. Current limiting.

# Lista de Figuras

Figura 1:	Circuito típico de um inversor.....	16
Figura 2:	Esquema básico de um UPS com referência às fontes de alimentação.....	16
Figura 3:	Topologia Passive Standby .....	20
Figura 4:	Topologia Line Interactive .....	21
Figura 5:	Topologia Double Conversion .....	22
Figura 6:	Topologia Buck.....	24
Figura 7:	Topologia Push-Pull.....	25
Figura 8:	Topologia Boost .....	26
Figura 9:	Topologia Buck-Boost sem isolamento.....	27
Figura 10:	Topologia Flyback com indutores acoplados.....	28
Figura 11:	Circuito para demonstração da modulação PWM.....	31
Figura 12:	Sinais provenientes do circuito de modulação PWM.....	32
Figura 13:	Circuito interno do SG3525 .....	33
Figura 14:	Principais formas de onda do flyback no modo contínuo .....	37
Figura 15:	Principais formas de onda do flyback no modo descontínuo.....	42
Figura 16:	Conversor push-pull alterado para este trabalho .....	46
Figura 17:	Diagrama de blocos do sistema proposto.....	49
Figura 18:	Fonte principal.....	51
Figura 19:	Driver somador.....	52
Figura 20:	Gerador de pulsos para o autossincronismo .....	53
Figura 21:	Divisor de frequência e gerador de ondas complementares.....	54
Figura 22:	Deteção da presença do sinal externo.....	55
Figura 23:	Seleção entre sincronismo externo ou autossincronismo .....	55
Figura 24:	Adequação dos pulsos de acionamento .....	56
Figura 25:	Gerador do sincronismo principal .....	57
Figura 26:	Transformador isolador .....	57
Figura 27:	Diagrama de blocos das fontes secundárias .....	58
Figura 28:	Sincronismo das fontes secundárias.....	59
Figura 29:	Soma das saídas do SG3525.....	60
Figura 30:	Circuito de controle das fontes secundárias .....	61
Figura 31:	Destaque da fonte principal no diagrama de blocos geral.....	65

Figura 32:	Destaque dos isoladores no diagrama de blocos geral .....	74
Figura 33:	Destaque das fontes secundárias no diagrama de blocos geral .....	78
Figura 34:	Placa da parte de potência das fontes secundárias .....	83
Figura 35:	Parte de Controle das fontes secundárias .....	84
Figura 36:	Conjunto para duas saídas isoladas/reguladas/sincronizadas.....	84
Figura 37:	Placa principal .....	85
Figura 38:	Placa principal montada .....	85
Figura 39:	Sistema completo .....	86
Figura 40:	Divisão da frequência do sinal externo .....	87
Figura 41:	Tratamento dos pulsos de acionamento dos transistores.....	88
Figura 42:	Pulso de sincronismo do sistema.....	88
Figura 43:	Sincronismo entre o sinal externo e as fontes do sistema .....	89
Figura 44:	Detecção da presença/ausência do sinal externo.....	89
Figura 45:	Fontes autossincronizadas .....	90
Figura 46:	Sinal de saída isolado, regulado, sincronizado e limitado em corrente.....	90
Figura 47:	Circuito gerador de fontes isoladas de forma linear.....	93

# Lista De Tabelas

Tabela 1: Diâmetro máximo dos condutores .....	64
Tabela 2: Resumo do Dimensionamento do Projeto.....	82
Tabela 3: Limitação de corrente.....	91
Tabela 4: Resultados da comparação entre as tecnologias .....	94

# Simbologia

Símbolos adotados:

Símbolo	Significado	Unidade
D	Razão cíclica	
$D_{\text{máx}}$	Razão cíclica máxima	
$t_{\text{on}}$	Tempo em que o transistor está saturado	s
$t_{\text{off}}$	Tempo em que o transistor está em corte	s
T	Período	s
F	Frequência	Hz
$V_{\text{in}}$	Tensão de entrada	V
$V_{\text{in min}}$	Tensão de entrada mínima	V
$V_{\text{in max}}$	Tensão de entrada máxima	V
$V_{\text{out}}$	Tensão de saída	V
$V_{\text{P}}$	Tensão do primário do transformador	V
$V_{\text{S}}$	Tensão do secundário do transformador	V
$i_{\text{L}}$	Corrente no indutor	A
$i_{\text{C}}$	Corrente no capacitor	A
$i_{\text{R}}$	Corrente no resistor	A
$i_{\text{D}}$	Corrente no diodo	A
$i_{\text{P}}$	Corrente no primário do transformador	A
$i_{\text{S}}$	Corrente no secundário do transformador	A
$I_{\text{M}}$	Corrente máxima no indutor	A
$I_{\text{out}}$	Corrente de saída	A
$N_{\text{P}}$	Número de espiras no primário do transformador	
$N_{\text{S}}$	Número de espiras no secundário do transformador	
$L_{\text{P}}$	Indutor primário	H
$L_{\text{S}}$	Indutor secundário	H

$E_P$	Energia armazenada no indutor primário	J
$E_S$	Energia armazenada no indutor secundário	J
$E_{\text{núcleo}}$	Energia armazenada no núcleo de ferrite	J
$P_S$	Potência de saída	W
$P_A$	Potência aparente	W
$R_{\text{out}}$	Resistência da carga a ser alimentada	$\Omega$
$R_T$	Resistência do circuito de clock do SG3525	$\Omega$
$R_D$	Resistência que define o tempo morto da saída PWM do SG3525	$\Omega$
ESR	Resistência série equivalente do capacitor	$\Omega$
$C_T$	Capacitor do circuito de clock do SG3525	F
$A_p$	Produto da área da janela e área efetiva do núcleo	$\text{cm}^4$
$A_l$	Fator de indutância do núcleo	H/espira <sup>2</sup>
J	Densidade de corrente do núcleo	A/cm <sup>2</sup>
$A_{\text{cu p}}$	Área de cobre necessária na secção transversal do enrolamento primário	$\text{cm}^2$
$A_{\text{cu s}}$	Área de cobre necessária na secção transversal do enrolamento secundário	$\text{cm}^2$

Símbolos de unidades de grandezas físicas:

<i>Símbolo</i>	<i>Significado</i>
Q	Ohm
A	Ampère
H	Henry
Hz	Hertz
s	Segundo
V	Volt
W	Watt
J	Joule

**Acrônimos e abreviaturas:**

<i>Símbolo</i>	<i>Significado</i>
UPS	<i>Uninterruptible power supply</i>
PWM	<i>Pulse width modulation</i>
CA	Corrente alternada
AC	<i>Alternating Current</i>
CC	Corrente contínua
DC	<i>Direct Current</i>
AC/DC	Conversor de corrente alternada em contínua
DC/DC	Conversor de níveis de tensão contínua
DC/AC	Conversor de corrente contínua em alternada
CI	Circuito integrado
MOSFET	<i>Metal-Oxide-Semiconductor Field-Effect Transistor</i>
THD	<i>Total Harmonic Distortion</i>
ESR	Resistência Série Equivalente

**Símbolos usados nos diagramas de circuitos:**

<i>Símbolo</i>	<i>Significado</i>
R	Resistência
L	Indutor
C	Capacitor
D	Diodo
S	Interruptor comandado
Q	Transistor
E	Fonte de tensão
T	Transformador

# Sumário

<b>INTRODUÇÃO</b> .....	15
<b>1 REVISÃO DA LITERATURA</b> .....	19
1.1 SISTEMAS UPS .....	19
1.2 FONTE DE ALIMENTAÇÃO .....	22
1.2.1 Conversor Buck .....	23
1.2.1.1 Conversor Push-Pull .....	24
1.2.2 Conversor Boost .....	25
1.2.3 Conversor Buck-Boost .....	26
1.2.3.1 Conversor Buck-Boost sem isolação .....	27
1.2.3.2 Conversor Flyback .....	28
1.2.4 Modos de Funcionamento dos Conversores DC/DC .....	29
1.2.5 Circuitos de Comando e Controle .....	30
1.2.5.1 Circuito integrado SG3525 .....	32
1.3 EFEITO SKIN .....	33
1.4 CONCLUSÃO .....	34
<b>2 EQUAÇÕES DOS CONVERSORES DC/DC</b> .....	36
2.1 EQUAÇÕES DO CONVERSOR FLYBACK .....	36
2.1.1 Conversor Flyback Operando no Modo Contínuo .....	37
2.1.2 Conversor Flyback Operando no Modo Descontínuo .....	42
2.2 EQUAÇÕES DO CONVERSOR PUSH-PULL EM MALHA ABERTA .....	46
2.3 CONCLUSÃO .....	48
<b>3 SISTEMA PROPOSTO</b> .....	49
3.1 FONTE PRINCIPAL E SINAL DE AUTOSSINCRONISMO .....	51
3.2 DIVISOR DE FREQUÊNCIA E GERADOR DE ONDAS COMPLEMENTARES .....	53
3.3 CONVERSOR DC/DC PUSH-PULL .....	57
3.4 FONTES SECUNDÁRIAS .....	58
3.5 CONCLUSÃO .....	62

<b>4</b>	<b>DIMENSIONAMENTO DO PROJETO</b> .....	64
4.1	DIÂMETRO DOS CONDUTORES DOS CONVERSORES DC/DC.....	64
4.2	DIMENSIONAMENTO DA FONTE PRINCIPAL.....	64
4.2.1	Fonte Principal no Modo Descontínuo.....	65
4.2.1.1	Fonte principal operando a 75KHz no modo descontínuo.....	65
4.2.1.2	Fonte principal operando a 150KHz no modo descontínuo.....	67
4.2.2	Fonte Principal no Modo Contínuo.....	68
4.2.2.1	Fonte principal operando a 75KHz no modo contínuo.....	68
4.2.2.2	Fonte principal operando a 150KHz no modo contínuo.....	70
4.3	DIMENSIONAMENTO DOS CONVERSORES PUSH-PULL EM MALHA ABERTA.....	73
4.4	DIMENSIONAMENTO DAS FONTES SECUNDÁRIAS.....	77
4.5	RESULTADOS FINAIS DO DIMENSIONAMENTO DO PROJETO.....	81
4.6	CONCLUSÃO.....	82
<b>5</b>	<b>RESULTADOS EXPERIMENTAIS</b> .....	83
5.1	FONTES SECUNDÁRIAS E TRANSFORMADORES ISOLADORES.....	83
5.2	FONTE PRINCIPAL E GERADOR DE ONDAS COMPLEMENTARES.....	85
5.3	SINCRONISMO ISOLADO.....	86
5.4	TESTES EM LABORATÓRIO.....	87
5.5	LIMITAÇÃO DA CORRENTE DE SAÍDA.....	91
5.6	RENDIMENTO.....	91
5.7	COMPARAÇÃO DO SISTEMA PROPOSTO.....	92
5.8	CONCLUSÃO.....	94
<b>6</b>	<b>CONCLUSÃO</b> .....	96
	<b>REFERÊNCIAS</b> .....	98
	<b>APÊNDICES</b> .....	101
	APÊNDICE 1 – Circuito Principal.....	102
	APÊNDICE 2 – Circuito de Potência das Fontes Secundárias.....	103
	APÊNDICE 3 – Circuito de Controle das Fontes Secundárias.....	104
	APÊNDICE 4 – Gerador de Sincronismo Isolado.....	105

## INTRODUÇÃO

A demanda por energia elétrica vem crescendo anualmente, e juntamente com este crescimento aumentam as aplicações que não podem sofrer falta de energia, como por exemplo, hospitais, aeroportos, centros computacionais, centrais de telefonia, centrais de banco de dados e muitas outras [1 - 5]. Infelizmente, a abrangência e a qualidade do fornecimento de energia não acompanham este aumento. No Brasil, somente no primeiro semestre de 2010, foram pagas mais de 41, 511 milhões de ações de compensações por problemas no fornecimento de energia [6].

Nos últimos anos, o aumento do número de equipamentos conectados à rede elétrica, os quais se caracterizam como cargas não lineares, como microcomputadores por exemplo, também tem contribuindo para piorar a qualidade da energia elétrica fornecida, diminuindo o fator de potência e aumentando a taxa de distorção harmônica da rede [7].


Por estes motivos, segundo [1 - 5], a utilização de sistemas ininterruptos de energia ou UPS, definidos no Brasil, através da NBR 15014 da ABNT, como *nobreaks* [8], vem sofrendo um aumento vigoroso.

Muitos trabalhos estão sendo feitos e apresentados sobre os UPS, mas em boa parte deles é apresentada apenas a parte de controle e potência, deixando a geração de suas fontes em segundo plano, como em [9], ou até mesmo fora do escopo como em [2,5,10-12].

Os UPS, assim como muitos outros circuitos de geração/transformação de energia, necessitam de várias fontes em referências distintas para o seu funcionamento. Segundo [1] e [4], para um inversor monofásico, montado com a topologia ponte completa, são necessárias três fontes com referências distintas e, segundo [10], se forem utilizadas técnicas que trabalham com tensões negativas no bloqueio das chaves, tornam-se necessárias quatro fontes com referências distintas, considerando que uma das referências é a mesma do circuito de controle.

A Figura 1 mostra o esquema típico de um inversor monofásico, na topologia ponte completa [13], onde as chaves S1, S2, S3 e S4 devem ser acionadas através de *drivers*, que para executar esta função necessitam de fontes em referências distintas. São necessárias uma fonte isolada para o *driver* de S1 e uma para o *driver* de S2. Se não estiverem sendo utilizadas tensões negativas no bloqueio das chaves, os *drivers* de S3 e S4 podem utilizar a mesma fonte do circuito de controle, caso contrário, um destes *drivers* necessitará de outra fonte isolada.


**Figura 1** – Circuito típico de um inversor



Ainda são necessárias fontes isoladas para o controle do circuito elevador de tensão, e para o circuito retificador de tensão.

A Figura 2 mostra o diagrama de blocos de um sistema UPS genérico [14] que utiliza a topologia "ponte completa" em todos os conversores. Nesta figura, foram feitas referências das fontes que seriam necessárias para alimentar o sistema, caso alguma técnica que utilize tensões negativas, no bloqueio das chaves, fosse utilizada [10].

**Figura 2** – Esquema básico de um UPS com referência às fontes de alimentação



Logo, considerando-se a utilização de três fontes isoladas no circuito inversor, três fontes isoladas para o circuito elevador de tensão, e três fontes para o retificador de tensão, seriam necessárias nove fontes isoladas para o projeto de um sistema ininterrupto de energia, fora a fonte de mesmo referencial do circuito de controle.

Outro fator crucial para as fontes do UPS é o sincronismo entre elas e o circuito de controle, o que, segundo [4],[10] e [15], mantém os ruídos de chaveamento em uma faixa de frequência fixa, reduzindo o número de harmônicas indesejadas e facilitando a filtragem. Isto pode reduzir o tamanho, o peso e a complexidade do filtro de saída do sistema UPS, já que altera a frequência de corte e a ordem do referido filtro de saída.

Este filtro pode ser observado na Figura 1, elaborado através de um indutor e um capacitor.

É desejável também que estas fontes sejam reguladas, pois, em alguns casos, os sistemas alimentados por elas utilizam circuitos integrados que possuem valor mínimo ou máximo de tensão de alimentação ou circuitos que utilizam divisores de tensão para comparações. Assim, variações, nesta tensão, podem ocasionar problemas no funcionamento destes circuitos, o que poderia gerar falhas graves, como por exemplo, o acionamento de duas chaves "concorrentes" ao mesmo tempo, ocasionando um curto-circuito.

Como todo sistema é passível de sofrer falhas ou efeitos transitórios, é uma grande vantagem se as fontes possuírem proteções contra sobre corrente. Isto evitaria a queima total ou parcial dos componentes envolvidos em uma situação crítica, como no caso de um curto-circuito.

Considerando ainda que a forma mais utilizada para o armazenamento de energia nos UPS são as baterias [16] e que 60% das falhas, nestes sistemas, são causadas por elas [8], é desejável a existência de circuito dedicado à recarga deste banco de baterias, proporcionando gerenciamento totalmente voltado às necessidades dele, aumentando sua vida útil e confiabilidade [8]. Logo, será necessária a disponibilidade de um pulso de sincronismo isolado para a utilização no circuito carregador do banco de baterias, fazendo com que todas as partes do sistema mantenham-se sincronizadas, aproveitando, assim, os benefícios já mencionados.

Como em vários trabalhos publicados atualmente sobre sistemas UPS [2, 5, 10-12], pouco se fala sobre a forma como as fontes necessárias para o funcionamento deles são geradas e quais características citadas anteriormente elas atendem; este trabalho visa sanar esta necessidade, trazendo o projeto completo de um sistema com nove fontes chaveadas, reguladas, isoladas, sincronizadas, com limitação de corrente, no menor tamanho, peso e volume possíveis.

Além de atender todas as características desejáveis para um UPS, o sistema foi desenvolvido também para ser o mais flexível possível, como segue: a topologia escolhida para a fonte principal permite sua fácil alteração para outros valores de tensão de entrada,

podendo ser maiores ou menores que o utilizado neste trabalho; todo o conjunto pode ser sincronizado por meio de uma onda quadrada externa ou se autossincronizar, permitindo, assim, seu funcionamento autônomo; todas as fontes podem ser projetadas para trabalhar com metade ou um quarto do sinal de sincronismo externo, podendo funcionar com razão cíclica máxima de 49% ou 98%; o número de fontes isoladas pode ser alterado apenas adicionando ou retirando conjuntos de placas do sistema; a tensão e/ou corrente de saída podem ser facilmente alteradas apenas refazendo o projeto das fontes secundárias; a limitação da corrente de saída pode ser alterada através do ajuste de potenciômetros, além disso, esta limitação pode ter um valor diferente para cada saída.

Este trabalho será dividido da seguinte forma: no primeiro capítulo, será apresentada uma revisão da literatura sobre o tema, discutindo os conceitos básicos utilizados na elaboração do sistema proposto, desde os modelos básicos de UPS, topologias de conversores DC/DC, circuitos de controle, circuitos utilizados e os motivos que levaram à escolha de certos circuitos em detrimento de outros. O segundo capítulo será dedicado ao estudo das equações dos conversores utilizados. No terceiro capítulo, será abordado todo o circuito do sistema proposto com suas características e limitações, onde serão detalhados e desmembrados todos os "sub-circuitos" que integram o sistema. O quarto capítulo conta com todo o procedimento de projeto das fontes e transformadores utilizados no sistema. Em seguida, no quinto capítulo, serão apresentados os resultados obtidos na implementação e testes do sistema proposto. Também serão apresentadas figuras, contendo as formas de onda provenientes dos circuitos, as placas de circuito impresso desenvolvidas para este trabalho, a comparação com um sistema que utiliza fontes com tecnologia linear, e a análise do rendimento obtido. Por último, no Capítulo 6, serão feitas as conclusões finais sobre o trabalho e o sistema apresentado, assim como sugestões de melhorias para trabalhos futuros.

## 1 REVISÃO DA LITERATURA

Este capítulo tem como objetivo apresentar os conceitos básicos que envolvem o sistema proposto, inclusive sobre os modelos básicos de sistemas ininterruptos de energia, das topologias mais simples de conversores DC/DC, juntamente com suas equações mais relevantes, circuitos e técnicas de controle dos conversores e efeitos que possam alterar o rendimento das fontes projetadas.

Serão apresentados, também, os motivos que levaram à escolha de certas topologias, circuitos e técnicas em detrimento de outros.

### 1.1 SISTEMAS UPS

Um sistema ininterrupto de energia, definido no Brasil, através da NBR 15014 da ABNT, como *nobreak* [8], deve fornecer a energia requisitada com qualidade, dentro dos limites especificados, protegendo a carga contra possíveis distúrbios da rede elétrica como sobre tensão, sub-tensão, surtos ou a própria ausência da rede [17].

Segundo [18], existem basicamente dois tipos de UPS disponíveis no mercado, sendo eles:

- **UPS Rotativo:** Neste tipo de equipamento a energia mecânica é convertida em energia elétrica através do acoplamento entre uma máquina girante e um gerador síncrono. Estes sistemas apresentam custos relativamente elevados, tornando-se mais atrativos para potências superiores à 300kVA [18];
- **UPS Estático:** Neste tipo de equipamento são utilizados conversores estáticos para realizar a conversão de energia elétrica alternada para contínua e vice-versa [18]. Normalmente são utilizados bancos de baterias para armazenar a energia que posteriormente será utilizada para alimentar a carga. Os UPS considerados neste trabalho serão sempre estáticos;


Segundo as normas do IEEE Std 446-1995 [19], os UPS estáticos podem ser divididos em duas categorias: sistemas de dupla conversão de energia e sistemas de simples conversão de energia.

Nos sistemas de simples conversão de energia, não existe um estágio retificador destinado a fornecer tensão contínua para o inversor [18], ou seja, se a rede elétrica

estiver presente, a carga é alimentada diretamente pela mesma. Existem diversos tipos de UPS de simples conversão de energia, os mais básicos são: *Line Interactive* e *Standby* [20]:

- **Standby:** Também conhecido como *Off-line* [18] ou *Passive Standby* [20]. Neste modelo, existem duas condições de operação, definidas pela situação da rede de alimentação [8, 18]. Enquanto a rede elétrica está presente, a carga é alimentada diretamente por ela e um banco de baterias é carregado, armazenando energia. Na ausência da rede elétrica, o UPS entra em pleno funcionamento e passa a alimentar a carga através de um conversor DC/AC que eleva a tensão presente no banco de baterias para uma tensão equivalente à da rede elétrica. Embora esta topologia possua desvantagens como a não regulação da tensão de saída enquanto a rede estiver presente, ela possui diversas vantagens como tamanho reduzido, facilidade de controle e baixo custo de fabricação, por isso é muito utilizada em residências e equipamentos que possuam fontes chaveadas [1]. Na Figura 3, está apresentado o diagrama de blocos da topologia *Standby*.


**Figura 3** – Topologia Passive Standby



- **Line Interactive:** Nesta topologia, existem três possibilidades para alimentar a carga. A primeira é denominada "modo *by-pass*" onde a carga é alimentada diretamente da rede elétrica. Este modo é acionado quando se faz necessária alguma manutenção no UPS ou quando ele não estiver apto a alimentar a carga. O segundo modo de funcionamento ocorre quando a rede elétrica está presente, assim, a rede é ligada à carga através de algum condicionador de energia, como um indutor de acoplamento ou

transformador, e o banco de baterias é carregado por meio de um inversor bidirecional. O terceiro modo acontece na ausência da rede elétrica, neste caso, a energia necessária para a carga é convertida do banco de baterias através do inversor bidirecional [1]. Existem ainda alguns tipos particulares do *Line Interactive*, como por exemplo a configuração chamada de *Tri-port* onde a rede é conectada a carga através de um transformador linear de três enrolamentos, garantindo o isolamento galvânico da carga [18], e o tipo *Ferro-ressonante* onde a carga é alimentada através de um transformador ferro-ressonante, cujas funções principais são isolar galvanicamente a saída bem como regular e filtrar a tensão de saída [18]. Na Figura 4, está apresentado o diagrama de blocos da topologia *Line Interactive* convencional.

**Figura 4** – Topologia Line Interactive




Nos sistemas de dupla conversão de energia primeiramente a tensão alternada da rede elétrica é retificada, e em seguida a tensão contínua é convertida em tensão alternada, através de um inversor, para alimentar a carga [18]. Este tipo de UPS é conhecido como *On-Line* [18] ou *Double Conversion* [20]:

- **On-Line:** Esta topologia pode funcionar de três formas. A primeira é o modo "*by-pass*", sendo idêntico ao funcionamento deste modo na topologia "*Line Interactive*". No segundo modo, a rede elétrica está presente e a energia passa por um conversor AC/DC. Este barramento de tensão contínua é utilizado para carregar um banco de baterias e como entrada de energia para um conversor DC/AC que

retorna a tensão para valores equivalentes ao da rede elétrica. O terceiro modo acontece, na ausência da rede elétrica, e a energia armazenada no banco de baterias passa pelo conversor DC/AC para alimentar a carga. Por possuir dois conversores, esta topologia possui custo de fabricação maior e rendimento menor que os demais [1, 18]. Como a tensão de alimentação da carga sempre é gerada no próprio sistema, ele apresenta altos índices de isolamento contra os distúrbios da rede elétrica, regulação e proteção para a carga [1]. Normalmente, utiliza-se um circuito à parte para carregar o banco de baterias e um conversor DC/DC para elevar o nível da tensão presente no banco de baterias para o presente no barramento DC [8]. Na Figura 5, está o diagrama de blocos da topologia *Double Conversion*.

**Figura 5** – Topologia Double Conversion



De certa forma, todas as topologias trabalham de maneira semelhante, armazenam energia em um banco de baterias enquanto a rede está presente e na sua ausência, utilizam esta energia armazenada e através de um conversor DC/AC alimentam a carga.

## 1.2 FONTE DE ALIMENTAÇÃO

As fontes de alimentação podem ser classificadas em dois grandes grupos, as fontes lineares e as fontes chaveadas [21]. As fontes chaveadas possuem rendimento muito superior e apresentam tamanho e peso menores [21, 22], assim, com a crescente demanda por

equipamentos menores e mais leves, bem como a redução dos custos das fontes chaveadas, estas tendem a substituir as lineares na maioria das aplicações.

Segundo [21, 22], para uma mesma potência de saída, uma fonte linear apresenta entre 25% e 50% de rendimento, contra um rendimento entre 65% e 95%, em uma fonte chaveada. Com relação ao peso, uma fonte linear possui uma relação média de 0,5kW/kg, já na fonte chaveada, esta relação é de 2kW/kg [21]. Para o volume, as fontes lineares apresentam, em média, 50cm<sup>3</sup> /W contra 10cm<sup>3</sup> /W das fontes chaveadas [21].

Como o projeto em questão prioriza tamanho, peso e volume e as fontes chaveadas ainda apresentam melhores resultados de rendimento, este trabalho optou por projetar as fontes com tecnologia chaveada.

O banco de baterias presente no sistema UPS funciona como uma fonte de tensão contínua, assim, optou-se por trabalhar com as fontes chaveadas diretamente como conversores DC/DC, ao invés de utilizar a corrente alternada presente na entrada do sistema, evitando a necessidade de um circuito retificador.


Conversores DC/DC são circuitos que transformam um nível de tensão contínua em outro. Segundo [23], outra forma de se definir um conversor DC/DC é como um processador de potência, ou seja, ele processa uma potência de entrada e entrega uma potência na saída. A relação entre a potência de entrada e a de saída define a eficiência do conversor.

Os circuitos mais simples que se pode ter para conversão DC/DC chaveada utilizam um indutor, um capacitor e duas chaves, sendo um transistor como chave ativa e um diodo como chave passiva. Estes conversores são conhecidos como: *Buck*, *Boost* e *Buck-Boost* [24 - 26]. As características principais destes conversores serão apresentadas a seguir.

### 1.2.1 Conversor Buck

O conversor *buck* é um abaixador de tensão, ou seja, a tensão de saída é sempre menor ou igual à tensão de entrada. Como pode ser visto em sua topologia, apresentada na Figura 6, este conversor possui baixo índice de ruído na saída, já que o indutor e o capacitor formam um filtro passa-baixas, e maior índice de ruído na entrada, a qual está diretamente ligada ao transistor de chaveamento.

Figura 6 – Topologia Buck



Segundo [24], se forem desprezadas as quedas de tensão nos componentes envolvidos, a equação que define o funcionamento deste conversor pode ser descrita como:


$$V_{out} = D \cdot V_{in} \quad (1.1)$$

Como a variável "D", que é a razão cíclica do conversor, possui valor máximo igual a um,  $V_{out}$  terá, no máximo, o mesmo valor de  $V_{in}$ .

#### 1.2.1.1 Conversor Push-Pull

Uma das desvantagens do conversor *buck* é a falta de isolamento entre a tensão de entrada e a tensão de saída. Para resolver este problema, diversas topologias foram criadas a partir do conversor *buck*. Dentre as várias topologias derivadas deste conversor, destaca-se a *push-pull*. Como pode ser observado na Figura 7, tanto a magnetização quanto a desmagnetização do núcleo são utilizadas para enviar energia para o secundário, o que representa uma melhora na utilização do mesmo.

**Figura 7 – Topologia Push - Pull**



Segundo [24], se forem desprezadas as quedas de tensão, nos componentes envolvidos, a equação que define o funcionamento deste conversor pode ser descrita como:

$$V_{out} = \frac{V_{in}}{1 - D} \quad (1.2)$$

onde  $n$  é a relação entre o número de espiras do primário e o número de espiras do secundário do transformador.


Esta topologia permite valores de saída maiores ou menores que o de entrada e, isolamento entre as tensões através de um transformador conduzindo em dois quadrantes da curva B-H. No entanto, necessita de um transistor, um diodo e um transformador a mais que as topologias básicas.

### 1.2.2 Conversor Boost

O conversor *boost* é um elevador de tensão, ou seja, a tensão de saída é sempre maior ou igual à tensão de entrada. Como pode ser visto em sua topologia, apresentada na Figura 8, ele apresenta alto índice de ruído na saída, por enviar pulsos de corrente para o capacitor toda vez que a chave é desligada, e baixo índice de ruído na entrada, pois o indutor impede altas derivadas de corrente na referida entrada.

Esta topologia impede a limitação de corrente, pois, mesmo que se mantenha a chave sempre no estado de corte, a tensão de entrada será transferida para a saída assim que o indutor sature. Deve-se tomar muito cuidado no projeto do indutor para que ele não sature durante o chaveamento, o que poderia queimar o transistor e danificar a entrada de alimentação.

**Figura 8 – Topologia Boost**



Segundo [24], se forem desprezadas as quedas de tensão, nos componentes envolvidos, a equação que define o funcionamento deste conversor pode ser descrita como:

$$V_{out} = \frac{V_{in}}{1 - D} \quad (1.3)$$

Como a variável "D", que é a razão cíclica do conversor, possui valor mínimo igual a zero,  $V_{out}$  terá, no mínimo, o mesmo valor de  $V_{in}$ .

### 1.2.3 Conversor Buck-Boost

O maior diferencial do conversor *buck-boost*, em relação aos conversores *buck* e *boost*, é que nesta topologia a tensão de saída pode ser maior ou menor que a tensão de entrada [24].


O conversor *buck-boost* pode ser construído com ou sem isolação, neste último caso, normalmente, ele é denominado *flyback* [24]. A seguir, serão apresentadas as características de cada topologia.

### 1.2.3.1 Conversor Buck-Boost sem isolação

Embora esta topologia permita que tensão de saída seja maior ou menor que a tensão de entrada, a tensão de saída é invertida em relação à entrada. Como pode ser visto em sua topologia, apresentada na Figura 9, ela apresenta alto índice de ruído tanto na entrada, que está ligada diretamente ao transistor de chaveamento, quanto na saída que recebe pulsos de corrente na carga do capacitor [24].

Esta topologia permite a limitação de corrente, pois, se a chave permanecer no estado de corte, o nível de tensão da saída chegará à zero.

**Figura 9** – Topologia Buck-Boost sem isolação



Segundo [24], se forem desprezadas as quedas de tensão nos componentes envolvidos, a equação que define o funcionamento deste conversor, no modo contínuo de corrente, pode ser descrita como:

$$V_{out} = \frac{D}{1 - D} \cdot V_{in} \quad (1.4)$$

Logo, se a variável "D", que é a razão cíclica do conversor, possuir valor menor que 0,5 a tensão de saída será menor que de entrada e, se for maior que 0,5, a tensão de saída será maior que a de entrada.

### 1.2.3.2 Conversor Flyback


No conversor *flyback*, ou *buck-boost* com isolação, foi adicionado um enrolamento secundário ao indutor [24], esta configuração está apresentada na Figura 10. Este enrolamento secundário transfere para a carga a energia que foi armazenada no núcleo pelo enrolamento primário. Trabalhando com o enrolamento secundário em contra-fase com o enrolamento primário a tensão de saída deixa de ser invertida em relação à entrada. Outra vantagem desta topologia é que a tensão da saída passa a ser isolada da tensão de entrada.

Alguns autores, como [25], denominam o componente isolador do flyback como transformador, mas, segundo [26], este componente na verdade é formado por indutores acoplados no mesmo núcleo. No arranjo de indutores acoplados, a continuidade do fluxo magnético é feita por meio da passagem de corrente ora por um enrolamento, ora por outro, ao contrário do transformador onde existem correntes simultâneas em diversos enrolamentos [26].

Como pode ser observado em sua topologia, apresentada na Figura 10, tanto a entrada quanto a saída recebem ruídos de chaveamento.

Esta topologia permite a limitação da corrente, pois, quando o transistor deixa de chavear, não é enviada energia para o enrolamento secundário. Uma vantagem deste conversor é a facilidade em obter diversas saídas, bastando adicionar novos "secundários" ao componente isolador. Neste caso, apenas a saída principal possui realimentação, as demais são reguladas de forma cruzada à medida que alteram a energia do núcleo e, assim, a tensão da saída principal.

**Figura 10** – Topologia Flyback com indutores acoplados



Segundo [24], se forem desprezadas as quedas de tensão nos componentes envolvidos, a equação que define o funcionamento deste conversor, no modo contínuo de corrente, pode ser descrita como:

$$V_{out} = \frac{D}{(1 - D) \cdot n} \cdot V_{in} \quad (1.5)$$

onde  $n$  é a relação entre o número de espiras do primário e o número de espiras do secundário.

Portanto, a tensão de saída desejada pode ser regulada através do valor da razão cíclica e/ou através da relação de transformação.

Para facilitar o controle do conversor *flyback*, pode-se curto-circuitar a referência da tensão de entrada com a referência do secundário do componente isolador. Neste caso, perde-se a isolamento da saída, mas facilita-se o acionamento do transistor de chaveamento visto que o mesmo pode ser acionado diretamente do circuito de controle sem a necessidade de *drivers* isolados ou transformadores de pulso.

#### 1.2.4 Modos de Funcionamento dos Conversores DC/DC

Os conversores DC/DC descritos anteriormente podem trabalhar no modo contínuo ou descontínuo de corrente, sendo que:

- **Modo Contínuo:** neste modo de funcionamento, sempre existirá alguma energia armazenada no núcleo do indutor, o que gera formas de onda mais amenas e diminuem o ruído gerado pela fonte. O núcleo deve ser capaz de armazenar a energia constante mais uma parcela pulsada, aumentando o tamanho do núcleo.
- **Modo Descontínuo:** neste modo de funcionamento, a cada ciclo em que a chave é ligada e desligada, toda a energia do núcleo é transferida para a saída, aumentando as correntes de pico envolvidas no processo, mas, como o núcleo precisa armazenar menos energia, o seu tamanho diminui.

Para o conversor *flyback*, no modo contínuo de corrente, a energia armazenada no núcleo, segundo [25], é:

$$E_{n\u00facleo} = \frac{1}{2} \cdot L_P \cdot I_M^2 \quad (1.6)$$

J\u00e1 para o modo descont\u00ednuo de corrente, a energia armazenada no n\u00facleo, depende apenas da pot\u00eancia de sa\u00edda e da frequ\u00eancia de chaveamento [25]. Sua equa\u00e7\u00e3o \u00e9:

$$E_{n\u00facleo} = \frac{P_S}{F} \quad (1.7)$$

A corrente de pico, no indutor prim\u00e1rio, no modo de corrente cont\u00ednua \u00e9:

$$I_M = \frac{I_{out}}{(1-D) \cdot n} + \frac{D \cdot V_{in}}{2 \cdot F \cdot L_P} \quad (1.8)$$

Segundo [25], para o modo descont\u00ednuo de corrente, a corrente de pico no indutor prim\u00e1rio \u00e9:

$$I_M = \sqrt{\frac{2 \cdot P_S}{F \cdot L_P}} \quad (1.9)$$

Desta forma, o projeto de cada fonte deve ser feito, levando-se em conta o melhor custo benef\u00edcio entre o menor tamanho do n\u00facleo, no modo descont\u00ednuo, e os menores valores de correntes envolvidos no modo cont\u00ednuo.

### 1.2.5 Circuitos de Comando e Controle

Existem in\u00fameras formas de se controlar a tens\u00e3o de sa\u00edda em uma fonte chaveada, por\u00e9m, a mais utilizada e por isto escolhida para o projeto proposto \u00e9 a modula\u00e7\u00e3o por largura de pulso ou PWM (do ingl\u00eas *Pulse Width Modulation*) [1,10,24,26].

Neste tipo de modula\u00e7\u00e3o, a frequ\u00eancia de chaveamento \u00e9 constante e varia-se a largura do pulso de acionamento do transistor para controlar a tens\u00e3o de sa\u00edda. O controle da fonte chaveada deve estar em malha fechada, pois necessita-se de amostras do n\u00edvel de


tensão da saída em tempo real para comparação e readequação da largura do pulso de controle.

A modulação PWM funciona da seguinte forma: a tensão de saída é amostrada e comparada com um sinal de referência. A saída desta comparação é chamada de tensão de erro. Esta tensão de erro é modulada através de um sinal periódico, normalmente uma onda triangular ou dente de serra, a saída desta modulação é um sinal bi-estável e com largura de pulso proporcional à tensão de saída do sistema.


O circuito da Figura 11 foi utilizado para demonstrar a geração do sinal modulado por uma onda triangular a partir de uma tensão de erro. Os sinais provenientes do circuito estão apresentados na Figura 12.

Como pode ser observado na Figura 12, quando o sinal de erro (em vermelho) está com 2,5V, que é exatamente metade da amplitude do sinal modulante (em verde), a razão cíclica do sinal de saída (em azul) fica em exatamente 50%, ou seja, a chave ficaria metade do tempo no estado saturado e metade do tempo no estado de corte. Quando a tensão de erro sobe para 4,5V, simulando um aumento na tensão de saída, a razão cíclica do sinal de saída diminui, o que faria o transistor ficar menos tempo no estado de saturação, enviando menos energia para a saída, fazendo sua tensão diminuir. Quando a tensão de erro é diminuída para 1V, simulando uma queda na tensão de saída, a razão cíclica do sinal de saída aumenta, o que faria o transistor ficar mais tempo no estado de saturação, enviando mais energia para a saída, fazendo sua tensão aumentar. Desta forma, o controle PWM tende a manter a tensão de saída estável.

**Figura 11** – Circuito para demonstração da modulação PWM



**Figura 12** – Sinais provenientes do circuito de modulação PWM



### 1.2.5.1 Circuito integrado SG3525

Existem inúmeros circuitos integrados disponíveis no mercado, dedicados ao controle de fontes chaveadas. Estes componentes já possuem embarcada toda a lógica necessária, precisando apenas de alguns poucos componentes externos para entrar em operação.

Dentre os circuitos dedicados ao controle de fontes chaveadas, que utilizam a modulação PWM, destaca-se o SG3525 [27]. Este componente pode ser alimentado com tensões entre 8V e 35V, e gera internamente uma tensão estável de 5,1V que pode ser utilizada como referência para os outros circuitos.

O SG3525 possui duas saídas complementares com capacidade de acionamento de 400mA, pode trabalhar com frequências de até 400KHz, permite a geração de um *soft-start* ajustável com apenas um capacitor externo, e possui um pino dedicado ao sincronismo de suas saídas.

A frequência de trabalho do SG3525 é definida através do circuito gerador de *clock*, formado pelo resistor e capacitor conectados aos pinos 6 e 5, respectivamente, e ao resistor de descarga conectado ao pino 7, o qual permite alterar o tempo morto do chaveamento. A relação entre estes componentes e a frequência de trabalho é dada pela equação 1.10.

$$F = \frac{1}{C_T \cdot (0,7 \cdot R_T + 3 \cdot R_D)} \quad (1.10)$$


onde  $C_T$  e  $R_T$  formam o circuito gerador de clock e  $R_D$  ajusta o tempo de descarga do capacitor, definindo o tempo morto entre os pulsos de saída.

Normalmente, trabalha-se com  $R_D$  igual a zero, assim a frequência de cada uma das saídas complementares passa a ser de 50% da frequência de trabalho e podem chegar a uma razão cíclica de 49%.

O sincronismo deste circuito deve ser feito injetando, no pino 3, pulsos com menos de 1 $\mu$ s de duração, seguindo a frequência desejada. Caso sejam utilizados pulsos mais largos, o circuito poderá não funcionar corretamente e os pulsos de saída poderão "seguir" esta entrada, deixando de executar a modulação PWM.

A Figura 13 mostra o esquema interno do SG3525 que foi extraído de [27].

**Figura 13** – Circuito interno do SG3525



### 1.3 EFEITO SKIN

Este efeito pode reduzir drasticamente o rendimento da fonte chaveada, já que ocorre em altas frequências, e normalmente, deseja-se trabalhar com frequências elevadas

em fontes chaveadas, pois o tamanho e o peso do transformador são inversamente proporcionais à frequência de chaveamento [28].

Efeito Skin ou efeito pelicular é o fenômeno responsável pelo aumento da resistência aparente de um condutor pelo qual flui uma corrente elétrica, quando a sua frequência aumenta [29].

O aumento da resistência aparente do condutor ocorre devido à presença de componentes de corrente em alta frequência que geram um elevado campo elétrico no interior do condutor, forçando a corrente a fluir através da periferia do mesmo [26]. Isto diminui a área efetiva de passagem da corrente, aumentando as perdas no condutor.

Segundo [26], para minimizar as consequências do Efeito Skin, o diâmetro dos condutores utilizados nas fontes devem obedecer à equação 1.11.

$$d \leq 2 \cdot \sqrt{\frac{4,35 \cdot 10^3}{F}} \quad (1.11)$$

onde  $d$  é o diâmetro máximo a ser utilizado nos condutores e  $F$  a frequência de chaveamento da fonte em questão.

#### 1.4 CONCLUSÃO

Como foi apresentado neste capítulo, a maioria dos sistemas UPS utilizam bancos de baterias para o armazenamento de energia e fontes chaveadas para a carga destes bancos. Assim, faz-se necessário que o sistema proposto disponibilize, de forma isolada, um sinal que permita o sincronismo desta fonte com as demais existentes no equipamento, visando limitar a faixa de frequência dos ruídos de chaveamento, diminuindo o número de harmônicas indesejadas e facilitando a filtragem.

De acordo com as características apresentadas, optou-se por utilizar a topologia *flyback* neste trabalho. Esta topologia está entre as que utilizam menor número de componentes, permite a limitação de corrente e pode ser alterada para trabalhar com tensões de entrada maiores ou menores que a tensão desejada na saída. Com relação ao modo de funcionamento, será estudado caso a caso, no capítulo dedicado aos procedimentos de projeto, o melhor custo benefício entre o tamanho reduzido do modo descontínuo e as correntes de menor valor do modo contínuo.

Para o controle dos conversores DC/DC, utilizou-se o circuito integrado SG3525, pois ele é fácil de ser encontrado no mercado, possui controle por modulação PWM embarcado e atende aos níveis de tensão e frequência desejados para este trabalho.

Como deseja-se utilizar altas frequências de chaveamento nos conversores DC/DC, o diâmetro dos fios dos enrolamentos destes componentes devem obedecer à equação 1.11 para que seus rendimentos não sejam afetados pelo efeito *skin*.

## 2 EQUAÇÕES DOS CONVERSORES DC/DC

Neste capítulo serão apresentadas todas as equações necessárias para o projeto dos conversores DC/DC utilizados neste trabalho. Desta forma serão apresentadas as equações para o conversor *Flyback* operando no modo contínuo e descontínuo de corrente e as equações para o conversor *Push-Pull* em malha aberta.

### 2.1 EQUAÇÕES DO CONVERSOR FLYBACK

Por todas as características apresentadas no Capítulo 1 e como o projeto busca ser flexível para adaptações e alterações, como o valor da tensão de entrada, e deve possuir limitação da corrente de saída, decidiu-se trabalhar com a fonte principal e as fontes secundárias na topologia *flyback*.

A topologia do conversor *flyback* está apresentada na Figura 10. Este conversor funciona da seguinte forma: quando o transistor entra em saturação, o indutor primário passa a armazenar energia em forma de corrente e a densidade de fluxo magnético aumenta. Assim que o transistor entra no estado de corte, a densidade de fluxo magnético diminui e o fluxo magnético, que não permite sua descontinuidade, gera uma tensão induzida no enrolamento secundário para que o fluxo magnético diminua e a energia armazenada seja liberada. Esta energia liberada é enviada para o capacitor de saída a fim de manter a potência de saída estável [20, 24, 26].

Como já foi dito, a energia é armazenada no núcleo quando o transistor está no estado de saturação, assim, se mantivermos o transistor neste estado por mais ou menos tempo, pode-se armazenar quantidade maior ou menor de energia no núcleo. A relação entre o tempo em que a energia é armazenada no núcleo e o tempo total de chaveamento é chamada de razão cíclica e sua equação está apresentada a seguir:

$$D = \frac{t_{on}}{T} \quad (2.1)$$


onde  $t_{on}$  é o tempo em que o transistor permanece no estado de saturação e  $T$  é o período de chaveamento (tempo de saturação mais o tempo de corte).

Este conversor pode trabalhar, no modo contínuo ou descontínuo de corrente, assim, serão apresentadas as principais características deste conversor em cada modo.

### 2.1.1 Conversor Flyback Operando no Modo Contínuo

Na Figura 14, estão apresentadas as formas de onda que relacionam o chaveamento do transistor com as correntes no indutor primário, representada por  $i_p$ , e a corrente no diodo, representada por  $i_D$ , da topologia *flyback* no modo contínuo.

**Figura 14** – Principais formas de onda do *flyback* no modo contínuo



onde  $I_M$  é máxima corrente no indutor primário,  $I_m$  é a mínima corrente neste indutor, NP é o número de espiras no indutor primário e NS o número de espiras no indutor secundário.

Para este modo de funcionamento calcula-se inicialmente a relação entre o número de espiras do primário e do secundário, o que segundo [25] pode ser feito através da equação 2.2.

$$N = \frac{D_{max} \cdot V_{in_{min}}}{V_{out} \cdot (1 - D_{max})} \quad (2.2)$$

A partir da equação 2.2 pode-se calcular a mínima razão cíclica que será utilizado no conversor:

$$D_{min} = \frac{N \cdot V_{out}}{(N \cdot V_{out}) + V_{in_{max}}} \quad (2.3)$$

Considerando uma corrente de saída constante, quando o transistor satura, a corrente armazenada no núcleo, circula através do indutor primário. Esta corrente aumenta com uma inclinação  $V_{in}/L_P$  desde  $I_m$  até  $I_M$  [25]. Assim, pode-se escrever que:

$$V_{in} = L_P \cdot \frac{I_M - I_m}{t_{on}} = L_P \cdot \frac{I_M - I_m}{D \cdot T} \quad (2.4)$$

Quando o transistor entra no corte, a energia armazenada no núcleo pelo enrolamento primário é transferida para o enrolamento secundário, logo:

$$E_P = E_S \quad (2.5)$$

Sabendo que:

$$E_P = \frac{1}{2} \cdot L_P \cdot I_M^2 \quad e \quad E_S = \frac{1}{2} \cdot L_S \cdot I_D^2 \quad (2.6)$$

Pode-se igualar as equações, obtendo-se:

$$I_D = \frac{N_P}{N_S} \cdot I_M \quad (2.7)$$

A partir deste momento, a corrente no diodo decresce com uma inclinação de  $-V_{out}/L_S$  até  $\frac{N_P}{N_S} \cdot I_m$  [25]. Assim, pode-se escrever que:

$$V_{out} = L_S \cdot \frac{N_P}{N_S} \cdot \frac{I_M - I_m}{t_{off}} = L_S \cdot \frac{N_P}{N_S} \cdot \frac{I_M - I_m}{(1 - D) \cdot T} \quad (2.8)$$

Cancelando o termo  $I_M - I_m$  utilizando as equações 2.8 e 2.4, obtém-se:

$$V_{out} = \frac{V_{in} \cdot D}{(1 - D)} \cdot \frac{N_S}{N_P} \quad (2.9)$$

A corrente fornecida para a carga é igual à corrente média que passa através do diodo, assim:

$$I_{out} = \frac{(I_M + I_m) \cdot (1 - D)}{2} \cdot \frac{N_P}{N_S} \quad (2.10)$$

Segundo [25], as correntes máxima e mínima no indutor primário serão:

$$I_M = \frac{I_{out}}{(1 - D)} \cdot \frac{N_S}{N_P} + \frac{D \cdot V_{in}}{2 \cdot F \cdot L_P} \quad (2.11)$$

$$I_m = \frac{I_{out}}{(1 - D)} \cdot \frac{N_S}{N_P} - \frac{D \cdot V_{in}}{2 \cdot F \cdot L_P} \quad (2.12)$$

Estas correntes servem para o dimensionamento do transistor.

O limite entre o modo contínuo e descontínuo de funcionamento se dá quando  $I_m$  tende a zero, assim, através da equação 2.12, pode-se definir a menor indutância possível para manter o modo contínuo:

$$L_P \geq \frac{N_P}{N_S} \cdot \frac{D_{min} \cdot (1 - D_{min}) \cdot V_{in,max}}{2 \cdot I_{out,min} \cdot F} \quad (2.13)$$

Note-se que a menor indutância possível é calculada com a menor razão cíclica utilizada ( $D_{min}$ ) e com a menor corrente de saída. Esta corrente de saída mínima deverá ser respeitada para o correto funcionamento do conversor.

A energia máxima armazenada no núcleo será igual à energia máxima que o indutor primário armazenar, esta relação já foi apresentada na equação 1.6.

Com estes dados pode-se obter o  $A_p$ , coeficiente que definirá o núcleo a ser utilizado, que segundo [25] atende a equação 2.14:

$$A_p = \left( \frac{2 \cdot E \cdot 10^4}{K_U \cdot K_J \cdot B_{max}} \right)^{1,136} \quad (2.14)$$

onde  $K_U$  é o fator de utilização da janela,  $K_J$  é o coeficiente de densidade de corrente nos fios e  $B_{max}$  é máxima densidade de fluxo magnético em Tesla.

Após a definição do  $A_p$  do núcleo pode-se calcular o fator de indutância do mesmo:

$$A_l = \frac{A_e^2 \cdot B_{max}^2}{2 \cdot E} = \frac{(1,22 \cdot 10^{-4})^2 \cdot 0,3^2}{2 \cdot 1,36 \cdot 10^{-3}} = 492 \text{ nH/esp}^2 \quad (2.15)$$

onde,  $A_e$  é a área efetiva do núcleo.

Sabendo-se o fator de indutância do núcleo e o valor da indutância mínima do primário pode-se calcular o número de espiras necessárias no enrolamento primário, e a partir deste valor calcula-se o número de espiras do enrolamento secundário através da relação de transformação:

$$N_p = \sqrt{\frac{L_p}{A_l}} \quad (2.16)$$

$$N_s = \frac{N_p}{N} \quad (2.17)$$

Considerando a forma de onda da corrente do indutor primário como um triângulo, e que a corrente do secundário está ligada a esta, através da relação de transformação e razão cíclica, pode-se descrever o valor eficaz destas correntes como:

$$I_{P_{RMS}} = \sqrt{\left(I_M \cdot I_m + \frac{(I_M - I_m)^2}{3}\right) \cdot D_{max}} \quad (2.18)$$

$$I_{S_{RMS}} = \frac{N_P}{N_S} \cdot \sqrt{\left(I_M \cdot I_m + \frac{(I_M - I_m)^2}{3}\right) \cdot (1 - D_{max})} \quad (2.19)$$

A densidade de corrente do núcleo pode ser calculada através da equação 2.20 [25]:

$$J = K_J \cdot A_P^{-0,12} = 397.1,43^{-0,12} = 380A/cm^2 \quad (2.20)$$

Logo, sabendo-se as corrente eficazes no primário e secundário, bem como a densidade de corrente do núcleo, pode-se calcular a área de cobre necessária para cada enrolamento:

$$A_{cuP} = \frac{I_{P_{RMS}}}{J} \quad (2.21)$$

$$A_{cuS} = \frac{I_{S_{RMS}}}{J} \quad (2.22)$$

Segundo [24], o valor mínimo do capacitor de saída deve obedecer à seguinte equação:

$$C_{out} \geq \frac{D_{max} \cdot I_{out}}{F \cdot \Delta V_C} \quad (2.23)$$


onde  $\Delta V_C$  é variação máxima de tensão desejada na saída.

A equação 2.23 considera componentes ideais, por isto, o valor deve ser considerado como base, mas normalmente calcula-se o valor deste capacitor através de sua resistência série equivalente, conforme a equação 2.24:

### 2.1.2 Conversor Flyback Operando no Modo Descontínuo

Na Figura 15, estão apresentadas as formas de onda que relacionam o chaveamento do transistor com as correntes no indutor primário e secundário da topologia *flyback*, no modo descontínuo.

**Figura 15** – Principais formas de onda do *flyback* no modo descontínuo



Sabendo-se que, no modo descontínuo, a corrente no indutor primário e a energia armazenada no núcleo no início da condução do transistor são iguais a zero, pode-se escrever que:

$$V_{in} = L_P \cdot \frac{I_M}{D \cdot T} \quad (2.25)$$

onde  $I_M$  é a máxima corrente que irá passar através do indutor primário e do transistor de chaveamento. Assim, a energia armazenada no núcleo no momento em que o transistor entra no estado de corte é igual a:

$$E_p = \frac{1}{2} \cdot L_p \cdot I_M^2 \quad (2.26)$$

Considerando que a energia utilizada no secundário será:

$$E_s = \frac{1}{2} \cdot L_s \cdot I_D^2 \quad (2.27)$$

onde  $I_D$  é a corrente que circula no diodo de saída.

Sabendo-se que a energia armazenada no núcleo através do enrolamento primário deve ser igual à energia utilizada no secundário, pode-se igualar as equações 2.26 e 2.27, obtendo-se assim:

$$I_D = \frac{N_p}{N_s} \cdot I_M \quad (2.28)$$

Toda a energia utilizada na saída é armazenada no núcleo a cada ciclo, portanto:

$$E_{\text{núcleo}} = \frac{P_s}{F} \quad (2.29)$$

onde  $E_{\text{núcleo}}$  é a energia que o núcleo deve ser capaz de armazenar,  $P_s$  é a potência de saída e  $F$  é frequência de chaveamento do conversor.

Igualando-se as equações 2.26 e 2.29, obtém-se:

$$I_M = \sqrt{\frac{2 \cdot P_s}{L_p F}} \quad (2.30)$$

A corrente eficaz está relacionada com a corrente de pico e a razão cíclica máxima [25]:

$$I_{M_{RMS}} = I_M \cdot \sqrt{\frac{D_{max}}{3}} \quad (2.31)$$

Como o objetivo é calcular a indutância do primário, pode-se utilizar a equação 2.30 juntamente com a equação 2.25 para obter:

$$L_P = \frac{(D \cdot V_{in})^2}{2 \cdot F \cdot P_S} \quad (2.32)$$

A razão cíclica será máxima quando a tensão de entrada for mínima e a carga estiver exigindo a máxima potência de saída. Neste momento, o indutor primário irá armazenar sua máxima quantidade de energia, logo:

$$L_P \leq \frac{(D_{máx} \cdot V_{in,min})^2}{2 \cdot F \cdot P_{S,máx}} \quad (2.33)$$

Se  $P_S$  for substituído por  $V_{out}^2 / R_{out}$ , na equação 2.32, obtém-se a função de transferência da topologia *flyback* no modo descontinuo de funcionamento:

$$V_{out} = D \cdot V_{in} \cdot \sqrt{\frac{R_{out}}{2 \cdot F \cdot L_P}} \quad (2.34)$$

Igualando-se as equações 2.27 e 2.29, considerando  $P_S = R_{out} \cdot I_{out}^2$  e isolando-se o termo  $L_S$  obtém-se:

$$L_S = \frac{2 \cdot R_{out} \cdot I_{out}^2}{F \cdot I_D^2} \quad (2.35)$$

onde  $I_{out}$  é a corrente fornecida para a carga e pode ser considerada como a corrente média que passa através do diodo, logo:

$$I_{out} = \frac{N_P \cdot I_M \cdot (1 - D)}{2 \cdot N_S} \quad (2.36)$$

Substituindo o termo  $I_{out}$  da equação 2.35 pela equação 2.36 e considerando a relação entre  $I_D$  e  $I_M$ , dada na equação 2.24, obtém-se a expressão para o cálculo do indutor secundário do *flyback*:

$$L_S = \frac{(1 - D)^2 \cdot R_{out}}{2 \cdot F} \quad (2.37)$$

O pior caso ocorre quando o transistor fica em condução por mais tempo, desta forma, a máxima quantidade de energia é armazenada no núcleo, e o indutor secundário terá menos tempo para liberar esta energia ( $t_{off}$ ). Assim, deve-se utilizar o valor de  $D_{max}$  na equação 2.37, podendo ser reescrita como:

$$L_S = \frac{(1 - D_{max})^2 \cdot \left(\frac{V_{out} + V_D}{I_{out}}\right)}{2 \cdot F} \quad (2.38)$$

Segundo [24], o valor mínimo do capacitor de saída deve obedecer à seguinte equação:

$$C_{out} \geq \frac{(I_{MS} - I_{out})^2 \cdot \sqrt{\frac{2 \cdot F \cdot L_S}{R_S}}}{2 \cdot I_{MS} \cdot F \cdot \Delta V_C} \quad (2.39)$$

onde  $\Delta V_C$  é variação máxima desejada na saída.

A equação 2.39 considera componentes ideais, por isto, o valor deve ser considerado como base, mas normalmente calcula-se o valor deste capacitor através de equação 2.24.


## 2.2 EQUAÇÕES DO CONVERSOR PUSH-PULL EM MALHA ABERTA

Neste trabalho utilizou-se o conversor *push-pull* em malha aberta, desta forma a razão cíclica será sempre igual a meio. Outra consideração feita é que a tensão de entrada seria igual a tensão de saída, ou seja, a relação de transformação é igual a um.

Visando diminuir o tamanho dos núcleos utilizados, alterou-se a configuração padrão do secundário do conversor *push-pull* para um enrolamento sem tap central e com quatro diodos para retificar, esta topologia está apresentada na Figura 16.

Desta forma, o cálculo do transformador *push-pull* pode ser feito levando-se em conta as equações padrões para transformadores, que serão apresentadas a seguir.

**Figura 16** – Conversor *push-pull* alterado para este trabalho



Inicialmente calcula-se a potência de saída do transformador:

$$P_S = V_{out} \cdot I_{out} \quad (2.39)$$

A partir da potência de saída calcula-se a potência aparente do transformador, levando-se em conta a topologia dos enrolamentos primário e secundário, a topologia escolhida para a retificação e o rendimento desejado para o referido transformador.

$$P_A = P_S \cdot \left( K_S + \frac{K_P}{\eta} \right) \quad (2.40)$$

onde,  $K_S$  e  $K_P$  são coeficientes que dependem da forma como é feita a conversão de potência (respectivamente 1 e  $\sqrt{2}$  para enrolamento primário com tap central, enrolamento secundário simples com ponte completa na retificação), e  $\eta$  é o rendimento desejado.

Assim, pode-se calcular o  $A_P$  que determinará o tamanho do núcleo a ser utilizado:

$$A_P = \left( \frac{P_A \cdot 10^4}{K \cdot K_u \cdot K_J \cdot B \cdot F} \right)^{1,136} \quad (2.41)$$

onde,  $K$  é o fator de forma de onda (tem o valor 4 para ondas quadradas),  $K_u$  é o fator de utilização da área da janela,  $K_J$  é o fator de densidade de corrente dos fios e  $B$  a densidade de fluxo magnético em Tesla.

Após o núcleo ser determinado, utiliza-se a área efetiva do mesmo para calcular o número de espiras necessárias no enrolamento primário:

$$N_P = \frac{V_{in} \cdot t_{on}}{A_e \cdot B} \quad (2.42)$$

onde,  $t_{on}$  é tempo em que se está transferindo energia para o secundário e  $A_e$  é a área efetiva do núcleo.

Como neste trabalho a tensão de saída será igual a tensão de entrada, o número de espiras no secundário será igual a do primário.

A corrente de magnetização do transformador pode ser definida como [25]:

$$I_{mg} = \frac{D_{max} \cdot V_{in_{max}}}{N_P^2 \cdot A_l \cdot F} \quad (2.43)$$

onde,  $A_l$  é o fator de indutância sem *gap*, fornecido pelo fabricante do núcleo de ferrite.

Desta forma a área de cobre necessária para o enrolamento primário será:

$$A_{CU_P} = \frac{I_{P_{RMS}} + I_{mg}}{J} \quad (2.44)$$

### 2.3 CONCLUSÃO

Como foi apresentado neste capítulo, a topologia *flyback* pode trabalhar no modo contínuo ou descontínuo de corrente, apresentando valores de corrente mais amenas no modo contínuo e menores núcleos no modo descontínuo. Além disto, esta topologia permite tensões de entrada maiores ou menores que o nível de tensão desejado na saída, o que é extremamente importante para flexibilizar o sistema.


A topologia *push-pull* em malha aberta, também mostrou-se muito "maleável" no que diz respeito aos valores de tensões envolvidos. Neste trabalho utilizou-se este conversor apenas para isolar as tensões de saída, facilitando assim seu controle, visto que não se fez necessário a realimentação de tensão de forma isolada.

### 3 SISTEMA PROPOSTO

O objetivo deste capítulo é fornecer uma visão geral do sistema proposto, bem como detalhar o funcionamento de cada parte que o compõe.

Na Figura 17 está apresentado um diagrama de blocos do sistema proposto. No Apêndice 1, apresenta-se todo o circuito da fonte principal, a divisão e adequação do sinal de entrada e o circuito detector de sinal externo. No Apêndice 2, mostra-se todo o circuito de potência do conjunto de um transformador isolador e duas fontes secundárias e, no Apêndice 3, todo o circuito de controle das fontes secundárias.

Figura 17 – Diagrama de blocos do sistema proposto



O objetivo do sistema proposto é fornecer tensões estáveis e com referências distintas para um UPS, tendo menor tamanho, peso e volume possíveis. Estas fontes também devem possuir proteção contra surtos de corrente e estarem sincronizadas com o controle do UPS. Como pode ser observado na Figura 17, o sistema realiza sua função contando com

apenas duas entradas: uma fonte de tensão não estável, que pode ser um banco de baterias, e um sinal de sincronismo externo.

Na intenção de reduzir o tamanho do sistema proposto e a sua quantidade de núcleos, tentou-se usar a topologia *flyback* com múltiplas saídas e regulação cruzada [24], na qual a saída principal é regulada por meio de realimentação e as demais são reguladas de forma cruzada, através da variação que estas outras saídas causam na saída principal. Mas verificou-se, nos testes de laboratório, uma variação de até 4V nas saídas "secundárias", o que inviabilizou este circuito. Outro ponto fraco desta topologia são as altas correntes que estariam circulando no indutor primário do *flyback* já que o mesmo seria responsável pela energia enviada a diversos secundários.

Como a utilização do *flyback* com múltiplas saídas não apresentou um bom resultado, optou-se por trabalhar com um *flyback* de apenas uma saída para gerar uma tensão estável a partir da tensão variável do banco de baterias. Este conversor foi projetado no modo contínuo de corrente para minimizar as correntes envolvidas nesta parte do circuito, como será apresentado no capítulo 4.

Com a tensão já estabilizada, optou-se por trabalhar com conversores *push-pull* em malha aberta para isolar as tensões de saída.

Visando atender os requisitos do projeto, pensou-se em apenas utilizar os conversores *push-pull* em malha aberta, para gerar as tensões isoladas de saída, mas durante os testes ficou evidente a variação na tensão de saída no momento em que a potência da carga era alterada. Isto poderia gerar problemas no circuito da carga, já que ele poderia possuir circuitos integrados que necessitem de um valor mínimo de tensão de alimentação. Desta forma utilizou-se conversores secundários para estabilizar a tensão de saída.

Logo, o sistema proposto pode ser dividido em três estágios conversores:

- **Fonte principal:** responsável por gerar uma tensão estável a partir da tensão variável presente no banco de baterias;
- **Conversores *push-pull*:** responsáveis por isolar as tensões de saída;
- **Fontes secundárias:** responsáveis por estabilizar a tensão e limitar a corrente das saídas;


Nas subseções a seguir, serão apresentados detalhadamente cada bloco que compõem o sistema.

### 3.1 FONTE PRINCIPAL E SINAL DE AUTOSSINCRONISMO

O objetivo da fonte principal é gerar 15V estáveis a partir da tensão não estável presente na entrada do sistema. Na ausência de um sinal de sincronismo externo, ela deverá gerar um sinal de autossincronismo que será seguido por todas as fontes chaveadas do sistema e disponibilizado de forma isolada para outras aplicações.

O circuito da fonte principal está apresentado na Figura 18.

**Figura 18 – Fonte principal**



Para facilitar o controle deste conversor, a referência do secundário do transformador foi conectada à referência do circuito de controle, desta forma perdeu-se a isolamento da saída (que ficou a cargo dos conversores *push-pull*) mas o acionamento da chave pôde ser feito sem a necessidade de transformadores de pulso ou optoacopladores e realimentação de tensão pôde ser feita simplesmente ligando a tensão de saída a um divisor resistivo (R96 e RP13 da Figura 18) ligado a entrada do circuito de controle.

Os 15V estáveis gerados por este circuito são utilizados para alimentar o controle do UPS e como entrada para a geração das fontes isoladas.

A fonte principal foi feita na topologia *flyback* funcionando no modo contínuo de corrente, visto que, no modo descontínuo as correntes envolvidas seriam impeditivas, e utiliza o CI SG3525 como controlador. No pino 3, é injetado o sinal de sincronismo externo, se existente, após tratamento no respectivo bloco.


O circuito de controle é alimentado inicialmente através da tensão de entrada não estabilizada entre 9V e 15V. Assim que a fonte passa a operar e gerar 15V estáveis, esta tensão torna-se maior que a entrada, logo, o controle passa a ser alimentado pelos 15V estáveis.

Para impedir picos de corrente no início da operação da fonte principal, foi feito um *soft-start*, conectando-se um capacitor de 10uF ao pino 8 do SG3525, que já possui internamente toda a lógica necessária para esta função.

Na Figura 18, está apresentado um bloco denominado "*driver somador*", este circuito foi utilizado para somar as saídas do SG3525. Como foi apresentado no capítulo 1, este circuito integrado possui duas saídas complementares que podem chegar a 49% de razão cíclica e trabalhar com metade da frequência estipulada pelo circuito oscilador. Assim, somando-se as saídas, é possível chegar até 98% de razão cíclica e trabalhar na mesma frequência do oscilador.

Na Figura 19, está apresentado o circuito do "*driver somador*". Como pode ser visto, foram utilizados dois diodos para somar as saídas, infelizmente esta soma distorce o sinal resultante, desta forma, foi necessário o uso de duas portas inversoras para "quadrar" novamente o sinal. Como o sinal de saída do "*driver somador*" é utilizado para acionar um transistor do tipo MOSFET e a porta inversora não possui capacidade de corrente suficiente para esta função, foram utilizados três transistores como *driver* de corrente.

**Figura 19 – Driver somador**




Como será demonstrado no capítulo 4, a melhor opção para o projeto da fonte principal, neste trabalho, foi utilizar a soma das saídas, projetando a fonte para a mesma frequência do circuito oscilador e trabalhando com razão cíclica de 77% (este ajuste foi feito através do resistor R100). Mas para outros projetos pode-se alterar facilmente estes valores, apenas retirando o diodo D44 do "driver somador".

Um potenciômetro conectado ao pino 6 do SG3525 permite o ajuste da frequência de operação da fonte.

Utilizou-se a onda "dente de serra", proveniente do oscilador "RC", gerador da frequência de operação do SG3525, para gerar o sinal de autossincronismo. Visando "quadrar" e adequar o nível de tensão do sinal gerado, foi feito um *driver* com dois transistores, um canal n e outro canal p. Foram utilizados também dois diodos para polarizar adequadamente estes transistores, como pode ser visto na Figura 20.

**Figura 20** – Gerador de pulsos para o autossincronismo




### 3.2 DIVISOR DE FREQUÊNCIA E GERADOR DE ONDAS COMPLEMENTARES

Para adequar o nível de tensão e melhorar a forma de onda do sinal de sincronismo externo, utilizou-se o flip-flop tipo D HEF4027 [30], assim, gerou-se pulsos quadrados e complementares com metade e um quarto da frequência original. Quatro *jumpers*




**Figura 22** – Detecção da presença do sinal externo



Foram usadas quatro chaves digitais, integradas no componente HEF4066 [31], para seleccionar a origem do sincronismo, externo ou autossincronismo. Esta seleção é feita a partir do sinal gerado no circuito de detecção, como pode ser observado na Figura 23.

**Figura 23** – Seleção entre sincronismo externo ou autossincronismo




Embora as saídas do flip-flop sejam complementares, o tempo de saturação/corte dos transistores que chaveiam os conversores *push-pull*, faz com que sejam dissipadas grandes quantidades de energia nos cruzamentos entre a saturação de um dos

transistores e o corte do outro. Para tentar minimizar este problema, foram inseridos componentes em série com os pulsos de saída do flip-flop para realizar atrasos neste sinal.

De acordo com a Figura 24, o capacitor que está em paralelo com o *gate* do transistor é carregado mais lentamente, na subida do pulso, através do resistor que está em série com a saída do *flip-flop*. Mas, na borda de descida, o capacitor é descarregado rapidamente através do diodo que está em paralelo com o resistor. Isto faz com que o transistor demore um pouco mais para entrar em saturação, mas que rapidamente entre no estado de corte, diminuindo o tempo de duração do cruzamento entre o corte do primeiro transistor e a saturação do segundo.


**Figura 24** – Adequação dos pulsos de acionamento



Caso o sinal de sincronismo externo esteja presente, é necessária a sua adequação para sincronizar o sistema. Como visto na Figura 25, desacopla-se o nível DC do sinal e utiliza-se um potenciômetro na entrada de uma das portas inversoras do circuito integrado CD4049 [32], para ajustar a largura do pulso de saída para um valor menor que 1 $\mu$ s.

Como as portas inversoras do circuito integrado CD4049 possuem característica *Schmitt trigger*, a onda resultante assume uma forma quadrada e sua amplitude passa a ser a do valor da alimentação do sistema. Porém, como o sinal foi invertido, faz-se necessária uma nova inversão para voltar ao estado original, assim utiliza-se mais uma porta inversora. O circuito integrado CD4049 foi escolhido por sua característica *Schmitt trigger* e por ser facilmente encontrado no mercado. Como ele não foi utilizado para inverter o sinal, o circuito integrado CD4050 [32] pode ser utilizado como seu substituto direto.

**Figura 25** – Gerador do sincronismo principal




### 3.3 CONVERSOR DC/DC PUSH-PULL

Para isolar as fontes de saída, foram utilizados conversores DC/DC na topologia *push-pull* funcionando em malha aberta. Estes conversores são chaveados na frequência determinada pela onda externa ou na sua ausência, pela fonte principal.

Uma das vantagens deste conversor é que ele opera em dois quadrantes da curva B-H, ou seja, tanto a magnetização quanto a desmagnetização do núcleo são utilizadas para transferir energia para o secundário [24].

Visando à redução do número de núcleos utilizados para a isolação da tensão de saída, optou-se por operar com dois secundários em cada conversor *push-pull*. O circuito do conversor utilizado está apresentado na Figura 26.

**Figura 26** – Transformador isolador



Para o chaveamento dos transformadores dos conversores *push-pull*, em um primeiro momento, foi utilizado apenas o driver formado por um transistor NPN e um transistor PNP, mas este circuito mostrou-se pouco eficaz para frequências de 75kHz e principalmente 150kHz, reduzindo bastante o rendimento da isolação. Outro problema apresentado por este circuito foi a fragilidade em momentos de transientes, ocasionando a queima destes componentes diversas vezes durante os testes em laboratório. Desta forma optou-se por trabalhar com transistores MOSFET que são mais robustos e mais indicados para este nível de frequência [24, 25]


Este tipo de transistor possui uma capacitância intrínseca no pino que controla o chaveamento (*gate*). Assim, se estas capacitâncias não encontrarem um caminho de baixíssima impedância ao serem carregadas/descarregadas, o tempo de comutação entre o estado saturado e o cortado pode aumentar, comprometendo o rendimento da chave. Para solucionar este problema, foi utilizado o *driver* composto por um transistor canal n e um transistor canal p, apresentado na Figura 26. Como observado na topologia do *driver*, a tensão no pino de controle do chaveamento estará sempre conectada à tensão de alimentação ou ao terra, e será conectada a este ponto através de um transistor que apresenta alta capacidade para carregar/descarregar o capacitor intrínseco do MOSFET.

### 3.4 FONTES SECUNDÁRIAS

Embora as tensões de entrada das fontes secundárias já estejam isoladas (um dos objetivos do projeto), estas tensões ainda variam de acordo com alterações na carga, já que o conversor *push-pull* está em malha aberta. Assim, faz-se necessária uma nova regulação desta tensão.

A Figura 27 apresenta um diagrama de blocos das fontes secundárias.

**Figura 27** – Diagrama de blocos das fontes secundárias




Para estas novas fontes, escolheu-se trabalhar com a topologia *flyback* no modo descontínuo de corrente, já que as correntes envolvidas são baixas. Para o controle foi utilizado o componente SG3525.

Na Figura 28, o sincronismo das fontes secundárias é obtido através do próprio sinal pulsado presente no secundário dos conversores *push-pull*. Com o sinal de sincronismo sendo extraído nas duas bordas do sinal gerado, é possível obter um sincronismo com o dobro da frequência de chaveamento dos transformadores.


Nota-se que novamente foram utilizadas portas inversoras do tipo *Schmitt trigger* para melhorar a forma de onda do sinal.

**Figura 28** – Sincronismo das fontes secundárias



No capítulo 1 mostrou-se que as saídas do circuito integrado SG3525 são complementares e podem chegar a uma razão cíclica de 49%. Assim, possibilitou-se a soma das saídas de controle através do circuito da Figura 29, permitindo que a razão cíclica chegue a 98%, aumentando as opções para o projeto desta fonte. Infelizmente, o sinal resultante desta soma fica distorcido, assim, fez-se necessário o uso de duas portas inversoras para readequação do sinal. Como ficariam sobrando duas portas inversoras no CI HEF4049 [32], elas foram utilizadas em paralelo com a readequação do sinal, evitando-se que portas ficassem sem utilização no circuito, o que poderia gerar ruído. Neste caso a capacidade de corrente do pulso readequado foi aumentada, o que evitou a necessidade de um *driver* extra para o acionamento do transistor de potência da fonte, como aconteceu na soma das saídas da fonte principal.


**Figura 29** – Soma das saídas do SG3525



Embora tenha sido mantida em placa a opção da soma das saídas do circuito de controle, para as fontes secundárias optou-se por trabalhar com razão cíclica de 49% e metade da frequência do circuito oscilador, ou seja, retirou-se o diodo D18 apresentado na Figura 29, evitando a soma das saídas. Esta escolha foi feita porque, para os níveis de tensão e corrente envolvidos nestas fontes, a metade da frequência do oscilador apresentou o mesmo tamanho de núcleo, mas com rendimento maior do que seria com a frequência total.

Finalmente, o controle das fontes secundárias pode ser observado na Figura 30.

**Figura 30** – Circuito de controle das fontes secundárias



Em um primeiro momento, optou-se por fazer a amostragem da corrente de saída, inserindo a liga de constantan diretamente no emissor do transistor de chaveamento da fonte, o que não ocasionaria o deslocamento da tensão de saída da mesma. Mas esta técnica mostrou-se ineficiente, pois é um ponto muito ruidoso do circuito e sua tensão varia muito com a razão cíclica e a tensão de entrada da fonte, dificultando encontrar a tensão média que representa a corrente de saída. Como o deslocamento da tensão de saída é muito baixo, cerca de 75mV se considerarmos 0,5Ohms da liga de constantan e 150mA que é a corrente máxima de saída, optou-se por fazer a amostragem da corrente de saída inserindo uma liga de constantan entre a referência da carga e a referência do circuito de controle.

A tensão, presente na liga de constantan, passa por um filtro passa-baixas e o sinal resultante é amplificado e comparado com uma tensão que determina o valor limite

para a corrente de saída. Esta tensão pode ser ajustada através do potenciômetro RP7 mostrado na Figura 30. Caso a corrente de saída seja maior que a especificada, o sinal amplificado a partir da liga de constantan ficará maior que o da tensão de referência, fazendo com que a saída do comparador assuma o nível lógico zero, reduzindo a tensão de comparação (pino 9 do SG3525), diminuindo assim a tensão de saída.

Para que a corrente máxima seja respeitada mesmo em uma situação de curto-circuito, a tensão de comparação deve ser igual à referência do SG3525. Assim, fez-se necessário o deslocamento da referência deste circuito. Visto que a mínima tensão possível no controle da corrente é a tensão de condução do diodo D20 (por volta de 0,7V), este deslocamento foi feito adicionando o diodo D19 entre a referência do SG3525 e a referência do circuito (o circuito completo está apresentado no Apêndice 3).

O controle de um LED foi conectado à saída do circuito limitador de corrente. Portanto, sempre que a saída do limitador for a zero, o LED irá acender indicando a atividade do limitador.

Ao mesmo tempo em que é feita a realimentação de corrente, a fim de limitá-la, uma realimentação de tensão é feita, amostrando-se a saída e comparando esta amostra com uma tensão de referência. Assim, é possível manter a tensão de saída no valor especificado. O ajuste da tensão de saída pode ser feito através dos potenciômetros RP4 e RP5 mostrado na Figura 30.

Outro ponto importante é a dupla alimentação do circuito de controle. Este circuito é alimentado inicialmente através da tensão não regulada, ou seja, assim que a fonte passa a gerar uma tensão regulada, ela é utilizada para alimentar o circuito de controle, tornando-o imune às variações da tensão de entrada. Como o controle é alimentado, em certos momentos, através da tensão regulada por ele mesmo, o consumo do próprio circuito de controle, que é de aproximadamente 30mA em uma frequência de 150kHz, foi somado à capacidade requerida pela carga (150mA) para o cálculo da fonte.

### 3.5 CONCLUSÃO

Como foi apresentado neste capítulo, o sistema proposto ficou bem robusto e flexível, permitindo um sincronismo externo, mas funciona sem a presença deste, e alterna automaticamente entre estes dois estados, limita a corrente de saída e o valor a ser limitado pode ser facilmente alterado, e permite a divisão da frequência externa por dois ou por quatro com barras de pinos de seleção na própria placa.

A fonte principal e as fontes secundárias permitem projetos com metade ou a mesma frequência utilizada nos conversores *push-pull*, bastando para isto apenas adicionar ou remover diodos da placa.

O projeto atua com a razão cíclica das fontes em no máximo 98%, ou simplesmente retirando diodos das placas, limita a razão cíclica a 49%.

Como a topologia escolhida para as fontes foi o *flyback* com indutores acoplados, o projeto pode ser facilmente alterado para outros valores de tensão de entrada ou saída.

E, por último, a tensão de saída é regulada, isolada, sincronizada e limitada em corrente, o que era o objetivo deste trabalho.

## 4 DIMENSIONAMENTO DO PROJETO

O objetivo deste capítulo é demonstrar todos os cálculos empregados no projeto do sistema proposto. Serão apresentados os motivos que levaram a trabalhar no modo contínuo ou descontínuo de corrente, a escolha dos núcleos, transistores, diodos, capacitores e fios utilizados no projeto bem como serão explicitados todos os níveis de tensão, corrente e potência envolvidos neste trabalho.

As equações utilizadas foram retiradas da revisão da literatura, do capítulo 2 ou de [25].

### 4.1 DIÂMETRO DOS CONDUTORES DOS CONVERSORES DC/DC

Os conversores DC/DC do sistema proposto poderão operar com metade ou um quarto da frequência do sinal de sincronismo externo. Neste trabalho, o sinal de sincronismo externo foi considerado como uma onda de 300KHz, desta forma, os conversores do sistema poderão operar em 150KHz ou 75KHz.

Como foi apresentado no capítulo 1, o diâmetro dos condutores utilizados nos conversores chaveados, deve obedecer à equação 1.11 para que o chamado efeito *skin* não interfira no rendimento do conversor. Dessa forma, chegou-se aos seguintes valores máximos para o diâmetro dos condutores em cada frequência de operação:

**Tabela 1** – Diâmetro máximo dos condutores

Frequência	d	Condutores
75kHz	0,4816mm	25 AWG
150kHz	0,3405mm	28 AWG


### 4.2 DIMENSIONAMENTO DA FONTE PRINCIPAL

A Figura 31 traz em destaque, a fonte principal em relação ao diagrama de blocos do sistema completo.

A fonte principal é responsável por gerar 15V estáveis a partir de uma fonte de tensão não estável. Ela foi desenvolvida na topologia *flyback* e deve atender aos seguintes requisitos:

$$\begin{array}{llll}
 V_{in_{min}} = 9V & V_{out} = 15V & I_{out_{min}} = 350mA & P_{out} = 43,5W \\
 V_{in_{max}} = 15V & V_D = 1,2V & I_{out} = 2,9A & 
 \end{array}$$

**Figura 31** – Destaque da fonte principal no diagrama de blocos geral



#### 4.2.1 Fonte Principal no Modo Descontínuo

Em um primeiro momento, optou-se por trabalhar com a fonte principal no modo descontínuo de corrente, o que segundo as equações apresentadas no item 1.2.4 deste trabalho, reduziria o seu tamanho.

A potência total de saída, considerando a tensão de condução do diodo de 1,2V e a corrente de saída como 2,9A, é:

$$P_{ST} = (V_{out} + V_D) \cdot I_{out} = (15 + 1,2) \cdot 2,9 = 46,98W \quad (4.1)$$

Esta fonte pode ser projetada com metade ou um quarto da frequência do sinal de sincronismo externo. A seguir, serão apresentados os cálculos para cada opção de frequência.

##### 4.2.1.1 Fonte principal operando a 75KHz no modo descontínuo

Com o valor da potência total de saída, calcula-se a indutância máxima do enrolamento primário, segundo a equação 2.33:

$$L_p \leq \frac{(D_{\max} \cdot V_{in_{\min}})^2}{2 \cdot F \cdot P_{S_{\max}}} \leq \frac{(0,45 \cdot 9)^2}{2,75 \cdot 10^3 \cdot 46,98} \leq 2,32 \mu H$$

A energia armazenada no núcleo, neste modo de operação, depende apenas da potência de saída e da frequência de chaveamento (segundo a equação 2.29), assim:

$$E = \frac{P_S}{F} = \frac{46,98}{75 \cdot 10^3} = 626,4 \mu J$$

Com estes dados pode-se obter o  $A_p$  do núcleo, que segundo [25] atende a equação 2.14:

$$A_p = \left( \frac{2 \cdot E \cdot 10^4}{K_U \cdot K_J \cdot B_{\max}} \right)^{1,136} = \left( \frac{2,626,6 \cdot 10^{-6} \cdot 10^4}{0,25 \cdot 397,0,3} \right)^{1,136} = 0,374 \text{ cm}^4$$

onde  $K_U$  é o fator de utilização da janela,  $K_J$  é o coeficiente de densidade de corrente nos fios e  $B_{\max}$  é máxima densidade de fluxo magnético em Tesla.

Para este valor de  $A_p$ , optou-se por trabalhar com o núcleo EE25/10/6 que possui o  $A_p$  de  $0,636 \text{ cm}^4$ .

Sabendo-se a indutância máxima do enrolamento primário, é possível calcular a corrente de pico e a corrente "RMS" que passará por ela, segundo as equações 2.30 e 2.31:

$$I_M = \sqrt{\frac{2 \cdot P_S}{L_p F}} = \sqrt{\frac{2 \cdot 46,98}{2,32 \cdot 10^{-6} \cdot 75 \cdot 10^3}} = 23,2 \text{ A}$$

$$I_{M_{RMS}} = I_M \cdot \sqrt{\frac{D_{\max}}{3}} = 23,2 \cdot \sqrt{\frac{0,45}{3}} = 8,98 \text{ A}$$

Embora o núcleo necessário para este projeto fosse relativamente pequeno, as altas correntes que estariam envolvidas tornaram este projeto indesejável para este trabalho.

#### 4.2.1.2 Fonte principal operando a 150KHz no modo descontínuo

Quando a fonte principal estiver trabalhando a 150 KHz, significa que as saídas complementares do circuito de controle foram somadas, podendo chegar a uma razão cíclica de 98%. Como foi apresentado no capítulo 1, a razão cíclica é diretamente proporcional ao indutor primário e inversamente proporcional ao indutor secundário. Assim, para reduzir as correntes envolvidas no secundário, optou-se por trabalhar com razão cíclica máxima de 77%, isto foi feito alterando o valor do resistor R100 (veja o Apêndice 1) para 120Ω, regulando o tempo morto, segundo a equação 2.1, e reduzindo a razão cíclica.

Com o valor da potência total de saída, calcula-se a indutância máxima do enrolamento primário, segundo a equação 2.33:

$$L_p \leq \frac{(0,77 * 9)^2}{2.150.10^3.46,98} \leq 3,4\mu H$$

A energia armazenada no núcleo, neste modo de operação, depende apenas da potência de saída e da frequência de chaveamento (segundo a equação 2.29), assim:

$$E = \frac{46,98}{150.10^3} = 313,2\mu J$$

Com estes dados, pode-se obter o  $A_p$  do núcleo segundo a equação 2.14:

$$A_p = \left( \frac{2.313,3.10^{-6}.10^4}{0,25.397.0,3} \right)^{1,136} = 0,170\text{cm}^4$$

Embora seja um valor muito menor do que na operação a 75KHz, o núcleo continuaria sendo o EE25/10/6, pois o EE20/10/5 não alcançaria este valor de  $A_p$ .

Sabendo-se a indutância máxima do enrolamento primário, é possível calcular a corrente de pico e a corrente "RMS" que passará por ela, segundo as equações 2.30 e 2.31:

$$I_M = \sqrt{\frac{2.46,98}{150 \cdot 10^3 \cdot 3,4 \cdot 10^{-6}}} = 13,57A$$

$$I_{M_{RMS}} = 13,57 \cdot \sqrt{\frac{0,77}{3}} = 6,87A$$

A corrente de pico no secundário, segundo [25], atenderia a equação 3.2:

$$I_{SM} = \frac{2 \cdot I_{out}}{1 - D_{max}} = \frac{2 \cdot 2,2,9}{1 - 0,77} = 25,2A \quad (3.2)$$

Portanto, embora as correntes no primário sejam menores que na operação à 75KHz, a corrente do secundário tornou este projeto indesejável para este trabalho.

#### 4.2.2 Fonte Principal no Modo Contínuo

Como o modo descontínuo de corrente apresentou correntes muito elevadas, optou-se por trabalhar no modo contínuo de corrente, com núcleos maiores, mas com correntes mais amenas.

A seguir, serão apresentados os cálculos para metade ou um quarto da frequência do sinal de sincronismo externo.

##### 4.2.2.1 Fonte principal operando a 75KHz no modo contínuo

Primeiramente, calcula-se a relação entre o número de espiras do primário e do secundário, que segundo a equação 2.2:

$$N = \frac{D_{max} \cdot V_{in,min}}{V_{out} \cdot (1 - D_{max})} = \frac{0,45 \cdot 9}{15 \cdot (1 - 0,45)} = 0,49$$

Com este valor pode-se calcular a mínima razão cíclica segundo a equação 2.3:

$$D_{min} = \frac{N \cdot V_{out}}{(N \cdot V_{out}) + V_{in_{max}}} = \frac{0,49 \cdot 15}{(0,49 \cdot 15) + 15} = 0,32$$

Logo, considerando a mínima corrente de saída como 0,35A, a indutância do primário, segundo a equação 2.13, é:

$$L_p \geq \frac{0,49 \cdot 0,32 \cdot (1 - 0,32) \cdot 15}{2 \cdot 0,35 \cdot 75000} \geq 30,5 \mu H$$

Com estes valores, é possível calcular a corrente máxima e a mínima no enrolamento primário, segundo as equações 2.11 e 2.12:

$$I_M = \frac{2,9}{0,49 \cdot (1 - 0,45)} + \frac{9,045}{2,75000 \cdot 30,5 \cdot 10^{-6}} = 11,64 A$$

$$I_m = \frac{2,9}{0,49 \cdot (1 - 0,45)} - \frac{9,045}{2,75000 \cdot 30,5 \cdot 10^{-6}} = 9,86 A$$

A energia armazenada no núcleo, segundo a equação 1.6, é:

$$E = \frac{30,5 \cdot 10^{-6} \cdot 11,64^2}{2} = 2,06 mJ$$

Assim, é possível calcular o tamanho do núcleo a ser utilizado segundo a equação 2.14:

$$A_P = \left( \frac{2,2 \cdot 0,6 \cdot 10^{-3} \cdot 10^4}{0,25 \cdot 397 \cdot 0,3} \right)^{1,136} = 1,45 cm^4$$

Portanto, para este projeto seria necessário um núcleo EE42/21/15. Como este núcleo é consideravelmente grande, este projeto deixou de ser atrativo para este trabalho.

#### 4.2.2.2 Fonte principal operando a 150KHz no modo contínuo

Como já foi mencionado no item 4.2.1.2, ao operar em 150KHz, optou-se por trabalhar com a razão cíclica máxima de 77%, assim, segundo a equação 2.2:

$$N = \frac{0,77.9}{15.(1 - 0,77)} = 2$$

Da equação 2.3 obtém-se:

$$D_{min} = \frac{2.15}{(2 * 15) + 15} = 0,66$$

Logo, considerando a mínima corrente de saída como 0,35A, e utilizando a equação 2.13, tem-se que:

$$L_P \geq \frac{2.(1 - 0,66).0,66.15}{2.0,35.150000} \geq 64,1\mu H$$

Com estes valores, é possível calcular a corrente máxima e mínima no enrolamento primário:

$$I_M = \frac{2,9}{2.(1 - 0,77)} + \frac{9.0,77}{2.150000.64,1.10^{-6}} = 6,66A$$

$$I_m = \frac{2,9}{2.(1 - 0,77)} + \frac{9.0,77}{2.150000.64,1.10^{-6}} = 5,9A$$

Conforme equação 1.6, a energia armazenada no núcleo é:

$$E = \frac{61,4.10^{-6}.6,66^2}{2} = 1,36mJ$$

Assim, segundo a equação 2.14, é possível calcular o tamanho do núcleo a ser utilizado:

$$A_p = \left( \frac{2.1,36 \cdot 10^{-3} \cdot 10^4}{0,25 \cdot 397 \cdot 0,3} \right)^{1,136} = 0,9 \text{ cm}^4$$

Portanto, para este projeto, seria necessário um núcleo EE30/15/14 que possui um  $A_p$  de  $1,43 \text{ cm}^4$ .

O fator de indutância deste núcleo pode ser definido como, equação 2.15:

$$A_l = \frac{A_e^2 \cdot B_{max}^2}{2 \cdot E} = \frac{(1,22 \cdot 10^{-4})^2 \cdot 0,3^2}{2,1,36 \cdot 10^{-3}} = 492 \text{ nH/esp}^2$$

onde,  $A_e$  é a área efetiva do núcleo.

Sabendo-se a indutância do primário e o fator de indutância do núcleo, pode-se calcular o número de espiras do enrolamento primário, segundo a equação 2.16:

$$N_p = \sqrt{\frac{L_p}{A_l}} = \sqrt{\frac{64,1 \cdot 10^{-6}}{492 \cdot 10^{-9}}} = 11,4 \text{ espiras}$$

No modo contínuo de corrente, o indutor primário tem que ser maior ou igual ao calculado, assim, utilizou-se 12 espiras para o enrolamento primário. Sabendo-se o número de espiras no primário e a relação de transformação, pode-se calcular o número de espiras do enrolamento secundário (equação 2.17).

$$N_s = \frac{N_p}{N} = \frac{12}{2} = 6 \text{ espiras}$$

Segundo [25], a densidade de corrente do núcleo é (equação 2.20):

$$J = K_j \cdot A_p^{-0,12} = 397 \cdot 1,43^{-0,12} = 380 \text{ A/cm}^2$$

As correntes eficazes no primário e no secundário podem ser calculadas conforme as equações 2.18 e 2.19:

$$I_{PRMS} = \sqrt{\left(I_M \cdot I_m + \frac{(I_M - I_m)^2}{3}\right) \cdot D_{max}}$$

$$I_{PRMS} = \sqrt{\left(6,66 \cdot 5,9 + \frac{(6,66 - 5,9)^2}{3}\right) \cdot 0,77} = 5,51A$$

$$I_{SRMS} = N \cdot \sqrt{\left(I_M \cdot I_m + \frac{(I_M - I_m)^2}{3}\right) \cdot (1 - D_{max})}$$

$$I_{SRMS} = 2 \cdot \sqrt{\left(6,66 \cdot 5,9 + \frac{(6,66 - 5,9)^2}{3}\right) \cdot (1 - 0,77)} = 6A$$

A área de cobre necessária para os enrolamentos primário e secundário podem ser calculadas com a relação entre a corrente eficaz e densidade de corrente do núcleo (equações 2.21 e 2.22):

$$A_{cuP} = \frac{I_{PRMS}}{J} = \frac{5,5}{380} = 0,01447cm^2$$

$$A_{cuS} = \frac{I_{SRMS}}{J} = \frac{6}{380} = 0,01578cm^2$$

Segundo o item 4.1 deste trabalho, para a frequência de 150KHz, deve-se utilizar fios de no máximo 28AWG. Estes condutores possuem 0,00081cm<sup>2</sup> de área de cobre, portanto, seriam necessários 19 fios de 28AWG para o enrolamento primário e 20 fios de 28AWG para o enrolamento secundário.

O valor mínimo para o capacitor de saída, conforme a equação 2.23, deve ser de:

$$C_{out} \geq \frac{0,77 \cdot 2,9}{0,3 \cdot 150000} \geq 45 \mu F$$

A resistência série equivalente do capacitor deve ter um valor que respeite a variação máxima da tensão de saída estipulada para o projeto (conforme equação 2.24), neste caso 0,3V, assim:

$$ESR = \frac{0,3}{(2.6,66)} = 0,0227 \Omega$$

Para atender este requisito, foram utilizados dois capacitores de 1000uF/25V [33], com 0,06  $\Omega$  de ESR, três capacitores de tântalo de 100uF/20V [34], com 0,4  $\Omega$  de ESR, e um capacitor de 1000uF/25V comum [35], com 0,25  $\Omega$  de ESR, todos em paralelo. O conjunto ficou com uma resistência série equivalente final de 0,0223  $\Omega$ .

Inicialmente escolheu-se trabalhar com o diodo MUR815[36] que possui uma tensão direta de 0,975V e com o transistor Mosfet IRFZ48 [37] que possui um tempo de chaveamento (tempo de subida mais tempo de descida) de 500ns. Nesta configuração obteve-se um rendimento de 0,71 considerando a mínima tensão de entrada e a máxima corrente de saída.

Após alguns testes o diodo foi trocado para o MBRB30H30G [38] que possui uma tensão direta de 0,48V e o transistor foi trocado pelo IRFZ44 [39] que possui um tempo de chaveamento (tempo de subida mais tempo de descida) de 86ns, nesta configuração obteve-se um rendimento de 0,75 no pior caso, chegando até 0,89 quando a carga exige 910mA.

Como a potência envolvida não é muito elevada e tensão de entrada e saída são baixas, não se fez necessário à utilização de *snubbers* neste projeto.

#### 4.3 DIMENSIONAMENTO DOS CONVERSORES PUSH-PULL EM MALHA ABERTA

A Figura 32 traz, em destaque, os conversores *push-pull*, que estão em malha aberta (sendo usados como transformadores isoladores), em relação ao diagrama de blocos do sistema completo.

Os conversores *push-pull* foram projetados com dois secundários e com a relação de transformação igual a um, ou seja, a tensão de saída será igual à tensão de entrada.


Estes conversores estão trabalhando em malha aberta, com razão cíclica igual a meio e os secundários foram alterados para utilizarem apenas um enrolamento e quatro diodos para retificação.

Cada fonte secundária a ser alimentada por este conversor possui corrente eficaz de 0,45A, logo, considerando-se duas fontes secundárias para cada conversor e uma margem de segurança para melhorar o rendimento do transformador, a corrente total a ser suprida será de 1,35A.

Requisitos de funcionamento:

$$V_{in} = 15V \quad V_{out} = 15V \quad F = 75kHz \quad I_{out} = 1,35A \quad P_{out} = 20,25W$$

Figura 32 – Destaque dos isoladores no diagrama de blocos geral



Primeiramente, calcula-se a potência de saída do transformador segundo a equação 2.39:

$$P_S = V_{out} \cdot I_{out} = 15 \cdot 1,35 = 20,25W$$

Em seguida, calcula-se a potência aparente do transformador, segundo a equação 2.40:

$$P_A = P_S \cdot \left( K_S + \frac{K_P}{\eta} \right) = 20,25 \cdot \left( 1 + \frac{\sqrt{2}}{0,9} \right) = 52,06W$$

onde,  $K_S$  e  $K_P$  são coeficientes que dependem da forma como é feita a conversão de potência, e  $\eta$  é o rendimento desejado.

Sabendo-se que a razão cíclica é de 50% e que os pulsos de acionamento são quadrados, calcula-se o  $A_P$  do núcleo segundo a equação 2.41:

$$A_P = \left( \frac{P_A \cdot 10^4}{K \cdot K_u \cdot K_J \cdot B \cdot F} \right)^{1,136} = \left( \frac{52,06 \cdot 10^4}{4,0 \cdot 1,397 \cdot 0,375 \cdot 10^3} \right)^{1,136} = 0,112cm^4$$

onde,  $K$  é o fator de forma de onda (tem o valor 4 para ondas quadradas),  $K_u$  é o fator de utilização da área da janela,  $K_J$  é o fator de densidade de corrente dos fios e  $B$  a densidade de fluxo magnético em Tesla.

Como se trata de um núcleo com tap central e dois secundários, o que demanda muito espaço interno para as espiras, definiu-se o fator de utilização da área da janela para 0,1 ao invés de 0,25 que é o valor padrão.

Para este valor de  $A_P$ , optou-se por trabalhar com o núcleo EE25/10/6 que possui o  $A_P$  de  $0,33cm^4$ . Assim, calcula-se o número de espiras do enrolamento primário segundo a equação 2.42:

$$N_P = \frac{V_{in} \cdot t_{on}}{A_e \cdot B} = \frac{15 \cdot \left( \frac{1}{2,75 \cdot 10^3} \right)}{0,3929 \cdot 10^{-4} \cdot 0,3} = 8,48 \Rightarrow 9 \text{ espiras}$$

onde,  $t_{on}$  é tempo em que se está transferindo energia para o secundário e  $A_e$  é a área efetiva do núcleo.

Lembrando que a tensão de saída é igual à tensão de entrada, o número de espiras do secundário, segundo a equação 2.17, é:

$$N_S = \frac{9}{\left( \frac{15}{15} \right)} = 9 \text{ espiras}$$

Com o núcleo já definido, calcula-se a sua densidade de corrente conforme a equação 2.20:

$$J = 397.0,33^{-0,12} = 453A/cm^2$$

Com a densidade de corrente já definida, calcula-se a área de cobre necessária para cada enrolamento secundário:

$$A_{Cu_s} = \frac{I_{SRMS}}{J} = \frac{(1,35/2) \cdot \sqrt{0,5}}{453} = 0,001053cm^2$$

Logo, serão utilizados dois fios de 28AWG para cada enrolamento secundário.

O valor da corrente de magnetização deve ser levado em consideração para o cálculo da área de cobre necessária no enrolamento primário. Esta corrente pode ser calculada de acordo com a equação 2.43:

$$I_{mg} = \frac{D_{max} \cdot V_{in,max}}{N_p^2 \cdot A_l \cdot F}$$

onde,  $A_l$  é o fator de indutância sem *gap*, fornecido pelo fabricante do núcleo de ferrite. Se  $N_p$  for igual a 9, então:

$$I_{mg} = \frac{0,5.15}{9^2 \cdot 1400 \cdot 10^{-9} \cdot 75 \cdot 10^3} = 0,88A$$

Como a corrente de magnetização ficou muito alta e o tamanho do núcleo permite um número maior de espiras, diminuindo o valor desta corrente, definiu-se o novo número de espiras como 15, lembrando que o enrolamento secundário deve acompanhar este valor, assim:

Se  $N_p$  for igual a 15, então:

$$I_{mg} = \frac{0,5.15}{15^2 \cdot 1400 \cdot 10^{-9} \cdot 75 \cdot 10^3} = 0,32A$$

A área de cobre necessária para o enrolamento primário é (equação 2.44):

$$A_{CU_P} = \frac{I_{P_{RMS}} + I_{mg}}{J} = \frac{1,35 \cdot \sqrt{0,5} + 0,32}{453} = 0,002814 \text{cm}^2$$

Portanto, serão utilizados quatro fios de 28AWG para o enrolamento primário.

Para o chaveamento, foram utilizados transistores Mosfet IRFZ48 que, apesar de possuírem capacidade de chaveamento muito superior aos valores necessários para este projeto, foram escolhidos pela facilidade em que são encontrados no mercado e por já serem utilizados em outras partes do sistema proposto.

#### 4.4 DIMENSIONAMENTO DAS FONTES SECUNDÁRIAS


A Figura 33 traz, em destaque, as fontes secundárias em relação ao diagrama de blocos do sistema completo.

As fontes secundárias foram feitas na topologia *flyback* com indutores acoplados trabalhando no modo descontínuo.

Requisitos de funcionamento:

$$\begin{array}{llll} V_{in_{min}} = 12V & V_{out} = 15V & F = 75kHz & P_{out} = 2,25W \\ V_{in_{max}} = 15V & I_{out} = 150mA & D_{max} = 0,45 & \end{array}$$

Figura 33 – Destaque das fontes secundárias no diagrama de blocos geral



Primeiramente, calcula-se, de acordo com a equação 4.1, a potência de saída, considerando a tensão de condução do diodo de 1,2V, o consumo do circuito de controle de 0,04A e o gasto estimado no resistor série equivalente do capacitor de saída de  $50 \cdot 10^{-3} W$ .

$$P_{ST} = (15 + 1,2) \cdot (0,15 + 0,04) + 50 \cdot 10^{-3} = 3,13W$$

Com este valor calcula-se a indutância máxima do enrolamento primário, segundo a equação 2.33:

$$L_P \leq \frac{(0,45 \cdot 12)^2}{2,75 \cdot 10^3 \cdot 3,13} \leq 62\mu H$$

Sabendo-se a indutância máxima do enrolamento primário e seguindo as equações 2.30 e 2.31, é possível calcular a corrente de pico e a corrente "RMS" que passará por ela:

$$I_M = \sqrt{\frac{2,3,13}{75 \cdot 10^3 \cdot 62 \cdot 10^{-6}}} = 1,16A$$

$$I_{M_{RMS}} = 1,16 \cdot \sqrt{\frac{0,45}{3}} = 0,449A$$

Conforme a equação 2.29, a energia armazenada no núcleo depende apenas da potência de saída e da frequência de chaveamento, assim:

$$E = \frac{3,13}{75 \cdot 10^3} = 41,7\mu J$$

Com estes dados, obtém-se o  $A_P$  do núcleo segundo a equação 2.14. Deve-se observar que se utilizou a densidade de campo máxima como 0,15 (e não de 0,3 que é o padrão) para reduzir as perdas no núcleo, já que o valor de potência permite esta alteração sem exigir um núcleo muito grande, portanto:

$$A_P = \left( \frac{2,41,7 \cdot 10^{-6} \cdot 10^4}{0,25 \cdot 397 \cdot 0,15} \right)^{1,136} = 0,0378cm^4$$

Para este valor de  $A_P$ , optou-se por trabalhar com o núcleo EE13/6/6 que possui o  $A_P$  de  $0,0544cm^4$ . Assim, seguindo a equação 2.15, pode-se calcular o seu fator de indutância:

$$A_l = \frac{(0,161 \cdot 10^{-4})^2 \cdot 0,15^2}{2,41,7 \cdot 10^{-6}} = 69nH/esp^2$$

Sabendo-se a indutância do enrolamento primário e o fator de indutância do núcleo, pode-se calcular o número de espiras do primário conforme a equação 2.16:

$$N_P = \sqrt{\frac{62 \cdot 10^{-6}}{69 \cdot 10^{-9}}} = 29,9 \text{ espiras}$$

Pode-se também calcular a indutância do secundário e o seu número de espiras (equações 2.38 e 2.16):

$$L_S = \frac{(1 - D_{max})^2 \cdot \left( \frac{V_{out} + V_D}{I_{out} + I_{controle}} \right)}{2 \cdot F} = \frac{(1 - 0,45)^2 \cdot \left( \frac{15 + 1,2}{0,15 + 0,4} \right)}{2 \cdot 75 \cdot 10^3} = 172 \mu H$$

$$N_S = \sqrt{\frac{172 \cdot 10^{-6}}{69 \cdot 10^{-9}}} = 49,9 \text{ espiras}$$

Com o núcleo já definido, calcula-se a sua densidade de corrente:

$$J = 397 \cdot 0,0544^{-0,12} = 563 A/cm^2$$

Com a densidade de corrente já definida, calcula-se a área de cobre necessária para o enrolamento primário e para o secundário, conforme as equações 2.21 e 2.22:

$$A_{cuP} = \frac{0,449}{563} = 0,00079 cm^2$$

$$A_{cuS} = \frac{2 \cdot \frac{0,19}{0,45} \cdot \sqrt{\frac{0,45}{3}}}{563} = 0,00058 cm^2$$

Dessa forma, define-se que os enrolamentos primário e secundário serão feitos com um fio de 28 AWG.

O valor mínimo do capacitor de saída é calculado segundo a equação 2.39:

$$C_{out} \geq \frac{\left( \frac{2 \cdot 0,19}{0,45} - 0,19 \right)^2 \cdot \sqrt{\frac{2 \cdot 62 \cdot 10^{-6} \cdot 75 \cdot 10^3}{\frac{16,2}{0,19}}}}{2 \cdot \frac{2 \cdot 0,19}{0,45} \cdot 0,25 \cdot 75 \cdot 10^3} \geq 4,46 \mu F$$

A resistência série equivalente do capacitor deve ter um valor que respeite a variação máxima da tensão de saída estipulada para o projeto, neste caso, 0,25V, assim, segundo a equação 2.24:

$$ESR = \frac{0,25}{\left(\frac{2,0,19}{0,45}\right)} = 0,296\Omega$$

Dessa forma, definiu-se o capacitor de saída como 1000uF/25V que apresenta um ESR de 0,250Ω.

Como o projeto desta fonte, operando a 75KHz, com razão cíclica de 45% no modo descontinuo de corrente apresentou um núcleo pequeno e níveis de corrente aceitáveis, não se fez necessária a elaboração de tal projeto para o modo contínuo de corrente, onde seria necessário um núcleo maior, ou para frequência maior, que apresentaria menor rendimento.

O diodo deve suportar uma corrente de pico de 0,8A e uma tensão reversa de pelo menos 40V, assim, escolheu-se o diodo ES1D que é SMD, poupando espaço na placa de circuito impresso, é ultrarrápido, tem a capacidade de 1A de condução média (e 30A de pico não repetitivo) e suporta 200V de tensão reversa.

O transistor deve suportar uma corrente de pico de 1,16A, uma tensão de corte de 24V e chaveamento de até 150KHz, sem muitas perdas, portanto, escolheu-se o transistor Mosfet IRFZ48 que suporta 61A de condução e 55V de tensão entre o *dreno* e *source* no estado de corte. A capacidade de condução deste transistor está muito acima do que seria necessário, mas a facilidade de encontrá-lo no mercado e sua robustez definiram sua escolha. Uma vantagem de utilizar o transistor superdimensionado é que assim não há necessidade de usar o dissipador.

#### 4.5 RESULTADOS FINAIS DO DIMENSIONAMENTO DO PROJETO

Na Tabela 2 estão apresentados os resultados finais do dimensionamento dos três estágios do projeto: a fonte principal, os isoladores e as fontes secundárias.

**Tabela 2** – Resumo do Dimensionamento do Projeto

	<b>Fonte Principal</b>	<b>Transformadores Isoladores</b>	<b>Fonte Secundária</b>
<b>Topologia</b>	<i>Flyback</i>	<i>Push-Pull</i>	<i>Flyback</i>
<b>Modo de Operação</b>	Contínuo	Contínuo	Descontínuo
<b>Circuito de Controle</b>	SG3525	Malha Aberta	SG3525
<b>Frequência</b>	150KHz	75KHz	75KHz
<b>V<sub>out</sub> (V)</b>	15	15	15
<b>I<sub>out</sub> (A)</b>	2,9	1,35	0,15
<b>Chave Ativa</b>	IRFZ44	IRFZ48	IRFZ48
<b>Chave Passiva</b>	MBR30H30G	ES1D	ES1D
<b>Núcleo</b>	EE30/15/14	EE25/10/6	EE13/6/6
<b>Espiras no Primário</b>	12 espiras com 19 fios de 28 AWG	15 espiras com 4 fios de 28 AWG	29 espiras com 1 fio de 28 AWG
<b>Espiras no Secundário</b>	6 espiras com 20 fios de 28 AWG	2 secundários, cada um tendo 15 espiras com dois fios de 28 AWG	49 espiras com 1 fio de 28 AWG

#### 4.6 CONCLUSÃO

Como foi apresentado neste capítulo, as fontes do projeto foram otimizadas para o menor tamanho e volume que mantivessem as corrente envolvidas em níveis não muito elevados.

O sistema proposto mostrou-se muito flexível, permitindo quatro formas diferentes para a operação das fontes: frequência de 75KHz e razão cíclica de até 49%; frequência de 150KHz e razão cíclica de até 98%; modo contínuo de corrente, modo descontínuo de corrente. Isto permitiu que a fonte principal fosse otimizada para o modo contínuo de corrente e frequência de 150KHz, enquanto as fontes secundárias para o modo descontínuo de corrente e 75KHz.

Todos os transistores e diodos utilizados atendem aos requisitos do projeto, e todos os condutores respeitam a limitação imposta pelo efeito *skin*.

Verificou-se também que o sistema proposto pode ser facilmente alterado para outros valores de tensão e corrente.

## 5 RESULTADOS EXPERIMENTAIS

O objetivo deste capítulo é trazer os resultados obtidos com a implementação do sistema proposto bem como a sua validação.

Serão apresentadas as placas de circuito impresso feitas para este projeto, fotos do protótipo montado, um estudo de área, volume e peso do sistema proposto em comparação com um sistema linear.


### 5.1 FONTES SECUNDÁRIAS E TRANSFORMADORES ISOLADORES

Visando aumentar a flexibilidade do sistema, trabalhou-se com placas de circuito impresso diferentes para a fonte principal e para os pares de fontes secundárias. Isto permite a montagem de sistemas com mais ou menos fontes secundárias do que as 9 previstas inicialmente neste trabalho.

Enquanto o *layout* da placa das fontes secundárias estava sendo feito, observou-se que estas placas estavam assumindo tamanhos maiores que o previsto. Para tentar solucionar este problema, separou-se esta placa em duas. A primeira ficou com a parte de potência e é utilizada como base para a segunda placa, que contém a parte de controle e deve ser soldada perpendicularmente na placa de potência, através de uma barra de pinos de 90° com 7 vias.


A placa que contém a parte de potência das fontes secundárias ficou com 96x30 mm e pode ser vista na Figura 34. É importante observar que o circuito do *push-pull* foi montado nesta placa.

**Figura 34** – Placa da parte de potência das fontes secundárias



Para reduzir o tamanho da placa que contém a parte de controle da fonte secundária, utilizou-se a maioria dos componentes no formato SMD. Esta placa ficou com 47x27 mm e pode ser vista na Figura 35


**Figura 35** – Parte de Controle das fontes secundárias



Esta placa ficou com dimensões bem reduzidas e, como possui um circuito de controle genérico, pode ser facilmente utilizada em outros projetos.

Na Figura 36, está apresentado um conjunto com um transformador isolador e duas fontes secundárias completas, juntamente com uma caneta comum para fazer um comparativo de tamanho.

**Figura 36** – Conjunto para duas saídas isoladas/reguladas/sincronizadas




## 5.2 FONTE PRINCIPAL E GERADOR DE ONDAS COMPLEMENTARES

A placa principal é composta pela fonte principal, gerador de autossincronismo, divisor de frequência e gerador de ondas complementares. Dessa forma, a placa principal é responsável por gerar 15V estáveis a partir de uma tensão não estável e gerar os pulsos de acionamento das fontes secundárias.

Esta placa ficou com 135x35mm e pode ser vista na Figura 37.

**Figura 37 – Placa principal**



Na Figura 38, está apresentada a placa principal montada e, na Figura 39, está todo o sistema proposto com a placa principal mais 5 conjuntos de saída.

**Figura 38 – Placa principal montada**



**Figura 39** – Sistema completo



### 5.3 SINCRONISMO ISOLADO

Por uma questão de tempo e custo, não foi feito um *layout* especial para o gerador de sincronismo isolado, para realizar esta função foram feitas adaptações na placa de controle e potência já existentes.

Montou-se apenas o circuito gerador de sincronismo em uma placa de controle, com as seguintes adaptações (ver o Apêndice 4):

- R21 e D17 foram alterados para  $0\Omega$ ;
- Foram feitos curtos entre os pinos 3 e 14 do *footprint* do SG3525.

Na placa de potência, não foi montada uma das fontes secundárias e fez-se as seguintes adaptações:

- Foi feito um curto entre o *gate* e o *drain* do transistor  $\Omega 7$ ;
- Foi feito um curto entre o primário e o secundário do transformador;
- D10 e RS2 foram alterados para  $0\Omega$ .


Dessa forma, pode-se disponibilizar, de forma isolada, o sinal de sincronismo do sistema, já regulado para menos de 1 $\mu$ s.

#### 5.4 TESTES EM LABORATÓRIO

Com um osciloscópio digital de 60MHz e 1 GS/s (marca: Tektronix; modelo: TDS 2002), fez-se a aquisição dos sinais mais importantes do projeto, conforme figuras a seguir.


Na Figura 40, observa-se o sinal de entrada e as saídas do *flip-flop*, onde o sinal de entrada aparece dividido por 2 e por 4, respectivamente.

**Figura 40** – Divisão da frequência do sinal externo




Na Figura 41, consta o tratamento empregado nos pulsos complementares para diminuir a dissipação nos transistores dos transformadores isoladores.

**Figura 41** – Tratamento dos pulsos de acionamento dos transistores




A Figura 42 mostra os pulsos gerados para o sincronismo da fonte principal e de uma das fontes secundárias (pulsos com duração aproximada de 800ns). Já a Figura 43 mostra o sincronismo entre o sinal externo e os pulsos da chave da fonte principal e da chave de uma das fontes secundárias. A fonte principal é sincronizada com metade da frequência do sinal externo e as fontes secundárias são sincronizadas com um quarto da frequência do sinal externo.

**Figura 42** – Pulso de sincronismo do sistema




A Figura 44 mostra a atuação da saída do circuito detector da presença do sinal externo, no momento em que este sinal é inserido no sistema (A) e no momento em que é retirado do sistema (B). Percebe-se facilmente que, com apenas um pulso do sinal externo, o circuito já é capaz de detectar a sua presença e com a ausência de apenas um pulso detectar sua falta, permitindo a rápida troca entre as formas de funcionamento, garantindo um ágil sistema de sincronismo e a manutenção da tensão de saída, visto que o chaveamento dos transformadores isoladores depende dos pulsos externos ou internos.

**Figura 43** – Sincronismo entre o sinal externo e as fontes do sistema




**Figura 44** – Detecção da presença/ausência do sinal externo




Como já foi dito, quando o sinal externo não está presente, as fontes secundárias são automaticamente sincronizadas com a fonte principal. Este sincronismo está apresentado na Figura 45, através dos pulsos das chaves.

**Figura 45** – Fontes autossincronizadas



Finalmente, na Figura 46, está presente a tensão de saída de uma das fontes secundárias (15V isolado, regulado, sincronizado e limitado em corrente).

**Figura 46** – Sinal de saída isolado, regulado, sincronizado e limitado em corrente



### 5.5 LIMITAÇÃO DA CORRENTE DE SAÍDA

A limitação da corrente de saída, cujo circuito foi detalhado no item 3.4, deve ser ajustada através de um potenciômetro, e por isso pode assumir diferentes valores para cada fonte. Outro fator que influenciou o valor limite da corrente, foi o próprio circuito de controle, que embora tenha se mostrado eficiente ao reduzir a tensão de saída conforme a carga exigia mais corrente, apresentou uma pequena variação no valor a ser limitado. Esta variação foi considerada aceitável para este trabalho.

Na tabela 3, estão apresentados os níveis de tensão e corrente de saída para diferentes cargas. Estes valores foram obtidos de duas fontes do sistema. Nesta tabela, também estão os valores de corrente que seriam apresentados caso não existisse a limitação de corrente.

**Tabela 3** – Limitação de corrente

Carga ( $\Omega$ )	Sem limitação (mA)	Fonte 1		Fonte 2	
		V <sub>out</sub> (V)	I <sub>out</sub> (mA)	V <sub>out</sub> (V)	I <sub>out</sub> (mA)
100	150	15	150	15,1	151
94,5	158	14,3	152	15,1	160
84,5	177	12,8	155	14,1	168
59,5	252	9,4	158	9,6	161
30,5	491	4,10	169	5,5	164
10	1,5	1,57	178	1,6	164
0	$\infty$	0,2	184	0,3	166

### 5.6 RENDIMENTO

Na prática, para 300mA na saída de um conjunto (150mA em cada fonte isolada) são consumidos 560mA da fonte principal, um rendimento de 0,53. Como a fonte principal apresenta um rendimento de 0,75, o rendimento final do sistema será de 0,39, porém, mesmo com este rendimento, seu peso, tamanho e volume compensam se comparado à tecnologia linear.

O circuito SG3525 [27] é recomendado para aplicações de maior potência, pois seu próprio consumo (próximo a 0,5W) pode diminuir o rendimento da fonte em questão, visto que a potência das fontes secundárias é de 2,25W.

Outros fatores que diminuíram o rendimento das fontes secundárias foram a própria isolação, perdas nos transformadores isoladores, e o consumo do circuito limitador de corrente.

O consumo dos circuitos de controle com a isolação é de 120mA para um conjunto e, se consideramos que estes circuitos são alimentados pela própria fonte secundária, o seu rendimento real passa a ser de 0,75 (  $[300\text{mA} + 120\text{mA}]/560\text{mA}$ ). Se o consumo do circuito de controle e isolação diminuir, o rendimento aparente da fonte irá aumentar.


Outro fator que influenciou o rendimento das fontes secundárias foi a escolha do núcleo utilizado. Embora os cálculos tenham fornecido o tamanho mínimo do núcleo, quando trabalhou-se com um núcleo maior, houve melhor rendimento, mas considerou-se que o tamanho final do sistema era mais importante que a diferença entre o rendimento dos núcleos, assim, optou-se por trabalhar com o menor núcleo possível.

O consumo na entrada da fonte é de 560mA quando utiliza-se o núcleo EE13/6/6, mas era de 533mA para o núcleo EE19/8/6 e de 513mA para o núcleo EE20/10/5. Esta diferença se dá porque quanto maior o núcleo maior é sua capacidade de armazenamento de energia, diminuindo, assim, a quantidade de voltas necessárias para o indutor, reduzindo-se assim a dissipação no fio do indutor e diminuindo, também, a corrente de magnetização e as perdas de acoplamento entre os indutores.

## 5.7 COMPARAÇÃO DO SISTEMA PROPOSTO

A título de comparação, considerou-se o circuito apresentado na Figura 47, responsável por gerar as fontes isoladas em [1], como exemplar padrão da tecnologia linear, mais utilizada atualmente.

**Figura 47** – Circuito gerador de fontes isoladas de forma linear



Para gerar as duas fontes isoladas, o circuito da Figura 47 utiliza dois transformadores 110V/220V para 9V+9V de 150mA, estes transformadores podem ser vistos na parte de cima da Figura 47 e suas especificações podem ser verificadas em [40].

Todo o circuito utilizado para gerar as duas fontes isoladas e reguladas de maneira linear ocupou um espaço de 7,5cm de largura e 10,5cm de comprimento, totalizando uma área de  $78,75 \text{ cm}^2$ . Em relação ao peso, apenas os dois transformadores lineares chegam a 350g. O volume, considerando novamente apenas os transformadores, chegaria a um valor em torno de  $134,64 \text{ cm}^3$ .

As medidas citadas anteriormente são apenas para duas fontes isoladas, mas a comparação com o sistema proposto deve ser feita considerando nove fontes isoladas e mais uma fonte para o circuito de controle. Desta forma, as medidas totais do sistema linear seriam:  $393,75 \text{ cm}^2$ , 1750g e  $673,2 \text{ cm}^3$ .

De acordo com a Figura 36, o conjunto do sistema proposto responsável por gerar duas fontes isoladas e reguladas ocupa um espaço de 3cm de largura e 9,6cm de comprimento, totalizando uma área de  $28,8 \text{ cm}^2$ . Este conjunto pesa 75g e ocupa um volume de aproximadamente  $72 \text{ cm}^3$ . O cálculo do volume foi feito, considerando as medidas externas, ou seja, o volume vazio entre as placas perpendiculares não foi descontado, o que poderia reduzir ainda mais este valor.

A placa principal do sistema proposto ocupa um espaço de 3,5cm de largura e 13,5 cm de comprimento, totalizando uma área de 47,25 cm<sup>2</sup>. Esta placa pesa 130g e possui um volume aproximado de 102cm<sup>3</sup>. Novamente o cálculo do volume foi feito considerando as medidas externa, não removendo o volume vazio entre os componentes.

Assim, as medidas totais do sistema proposto são: 191,25 cm<sup>3</sup>, 505g e 462cm<sup>3</sup>. Logo, este sistema apresentou uma redução de 51,43% da área, 71,14% do peso e 31,37% do volume que seriam utilizados na tecnologia linear.

Na Tabela 4 está apresentado um resumo dos valores da comparação entre o sistema proposto e um sistema elaborado com tecnologia linear.

**Tabela 4** – Resultados da comparação entre as tecnologias

	<b>Sistema com Tecnologia Linear</b>	<b>Sistema Proposto</b>	<b>Redução</b>
Área (cm <sup>2</sup> )	395,75	191,25	51,43%
Volume (cm <sup>3</sup> )	673,2	462	31,73%
Peso (g)	1750	505	71,14%

O rendimento do sistema proposto é de 39%, bem abaixo do esperado para uma fonte chaveada, mas o rendimento típico de uma fonte linear fica entre 25% e 50% [21], logo o sistema proposto não é muito inferior neste quesito. Lembrando que este é o rendimento do sistema no pior caso (mínima tensão do banco de baterias e máxima corrente de saída em todas as nove fontes secundárias), em outros casos o rendimento do sistema proposto será maior.

## 5.8 CONCLUSÃO

Como demonstrado neste capítulo, o sistema proposto funcionou como o esperado, na maioria dos requisitos, e se mostrou bastante eficaz e flexível.

O autossincronismo, o sincronismo externo e, principalmente, a comutação entre os dois estados funcionou de forma satisfatória.

A limitação da corrente de saída demonstrou-se eficaz até mesmo para uma situação de curto-circuito, e o LED indicativo mostrou-se uma forma simples, mas efetiva, de demonstrar a entrada em uma situação crítica.

Embora o rendimento apresentado esteja abaixo do esperado, ele não é muito inferior ao da tecnologia linear, o que, de certa forma, valida o sistema proposto.

Com relação ao tamanho, peso e volume, o sistema proposto demonstrou ser superior a tecnologia mais utilizada atualmente.

O sistema proposto gera uma economia de 202,5 cm<sup>3</sup>, 1245g e 211,2 cm<sup>3</sup>, o que é muito significativo.

## 6 CONCLUSÃO

O trabalho realizado apresentou o projeto completo de um sistema de nove fontes isoladas, reguladas, sincronizadas e limitadas em corrente para a utilização em conjunto com sistemas UPS. Além disso, mostrou também a montagem e testes deste sistema, bem como a comparação entre ele e a tecnologia linear, que é a mais utilizada atualmente.

Este trabalho visou sanar esta necessidade encontrada, já que em vários dos artigos apresentados sobre sistemas UPS omite, ou deixam fora do escopo, a forma como suas fontes foram geradas. Assim, o projeto aqui proposto poderá servir como referência para muitos outros trabalhos a serem realizados nesta área.

Primeiramente, apresentou-se um resumo dos tipos de sistemas UPS e os motivos que levaram a elaboração deste trabalho. Em seguida, foram justificadas algumas das escolhas feitas, como a topologia utilizada nas fontes, seu sistema de controle, circuitos integrados especificados e requisitos do sistema. Na sequência, todas as partes do sistema foram mostradas e seus funcionamentos detalhados. Foram apresentadas também algumas opções descartadas durante a elaboração do projeto, os resultados encontrados em laboratório para o sistema proposto e, finalmente, a comparação real entre o mesmo e o sistema linear utilizado em [1].

A forma que o sistema proposto utilizou para isolar as tensões de saída demonstrou-se muito eficiente, já que realizou esta tarefa ocupando pouco espaço, peso e volume em placa, além de ser muito flexível para mudança dos valores do projeto.

O fato de o projeto ter separado, em placas distintas, o conjunto de um conversor *push-pull* e duas saídas isoladas, também flexibilizou muito o sistema proposto, pois permite formar sistemas com mais ou menos fontes isoladas apenas agregando ou retirando estas placas.

O sistema proposto pode ser sincronizado através de um sinal externo, proveniente do controle do sistema UPS, mas também pode se autossincronizar, permitindo que ele possa ser utilizado para qualquer outra aplicação que necessite de fontes isoladas, reguladas e sincronizadas.

Todas as partes do projeto foram elaboradas para serem o mais flexível possível. Assim, a topologia escolhida para as fontes permite a fácil readequação para outros valores de tensão de entrada e/ou de saída. Os circuitos de controle de todas as fontes foram feitos de forma a trabalhar com metade ou um quarto da frequência de sincronismo externo e

com até 98% ou 49% de razão cíclica, bastando para isto apenas adicionar ou retirar diodos da placa.

O rendimento apresentado pelo circuito proposto foi bem abaixo do esperado para sistemas chaveados. Assim, para trabalhos futuros, recomenda-se a troca do circuito integrado SG3525 utilizado no controle das fontes do projeto, pois este componente apresenta consumo relativamente elevado para esta ordem de potência, podendo chegar a consumir 0,5W. Isto reduziu o rendimento das fontes do projeto (que são de 2,25W). Outros pontos que podem ser alterados para o aumento do rendimento do sistema é o material magnético utilizado nas fontes, tais como ferrite com faixa de histerese estreita da curva BxH, diodos tipo *schottky* para diminuir a tensão direta, capacitores com baixa resistência série equivalente e mosfets mais rápidos.

Por fim, o sistema proposto neste trabalho demonstrou-se superior à tecnologia linear, muito utilizada atualmente, gerando nove saídas isoladas, reguladas, sincronizadas e limitadas em corrente com uma economia de 202,5 cm<sup>2</sup>, 1245g e 211,2 cm<sup>3</sup> em relação ao que seria utilizado na outra tecnologia.

Portanto, é possível dizer que o sistema proposto apresentou resultados encorajadores e espera-se que o mesmo contribua para futuras pesquisas a serem realizadas no programa de Mestrado em Engenharia Elétrica, dada a característica de universalidade e flexibilidade do projeto.

## REFERÊNCIAS


- [1] A. L. B. Ferreira, "UPS de 5kV A, tipo Passive Stand-by, com integração de painéis solares". Dissertação de mestrado Universidade Estadual de Londrina, 2009.
- [2] C. H. G. Treviso, A. E. Demian Jr., A. L. B. Ferreira, "No-break Para Aplicações Residenciais, Comerciais E Industriais De 5kw Com Interface Para Painel Solar", Revista Brasileira de Eletrônica de Potência (SOBRAEP), vol. 14, no. 3, pp. 173-180, 2009.
- [3] R. A. da Câmara, C. M. T. Cruz, R. P. Torrico-Bascopé, "Retificador Boost Baseado Na Célula De Comutação De Três Estados Para Aplicações Em Nobreaks", Revista Brasileira de Eletrônica de Potência (SOBRAEP), vol. 15, no. 4, pp. 275-283, 2010.
- [4] G. J. Schiavon, "No-Break1,2KVA, senoidal, operando em malha fechada: Circuito de potência, circuito de controle analógico e circuito de controle digital com DSC". Dissertação de mestrado Universidade Estadual de Londrina, 2007.
- [5] F. M.A. Linard, C. M. T. Cruz, R. P. T. Bascopé, D. S. O. Júnior, "Sistema ininterrupto de energia de dupla conversão com integração do retificador e inversor". VIII Conferência Internacional de Aplicações Industriais, 2008.
- [6] Agência Nacional de Energia Elétrica. [http://www.aneel.gov.br/aplicacoes/noticias/Output\\_Noticias.cfm?Identidade=3824&id\\_area=90](http://www.aneel.gov.br/aplicacoes/noticias/Output_Noticias.cfm?Identidade=3824&id_area=90) (acessado em 06/04/2011).
- [7] S. A. O. da Silva, P. F. D. Garcia, P. C. Cortizo, P. F. Seixas, "A Line-Interactive UPS system implementation with series-parallel active power-line conditioning for three-phase, four-wire systems". Revista Controle & Automação, vol. 16, no2, pp. 200-210, 2005.
- [8] A. S. Martins, G. Gabiatti, G. Bonan, "Nobreaks topologias principais", disponível em [www.cp.com.br](http://www.cp.com.br) (acessado em 19/01/12).
- [9] C. A. Petry, "Estabilizadores de tensão alternada para alimentação de cargas não-lineares: Estudo de variações topológicas e métodos de controle". Tese de doutorado Universidade Federal de Santa Catarina, 2005.
- [10] R. B. Canónico. "Amplificador de áudio tipo classe D, resposta em frequência 20 Hz a 20kHz, alta fidelidade e modulação multiplexada". Dissertação de mestrado Universidade Estadual de Londrina, 2011.
- [11] R. C. Fuentes, H. Pinheiro, "Uma nova topologia de UPS monofásica não isolada baseada em conversores Boost". Revista Brasileira de Eletrônica de Potência (SOBRAEP), vol. 5, no. 2, pp. 1-8, 2000.
- [12] F. Botteron, H. Pinheiro, "Controlador discreto de auto desempenho com base num modelo interno em eixos síncronos para UPS trifásica que satisfaz a norma IEC62040-3". Revista Brasileira de Eletrônica de Potência(SOBRAEP), vol. 11, no. 2, pp. 135-147, 2006.
- [13] M. S. Kaster, D. J. Pagano, "Geração de oscilações auto-sustentadas em inversores monofásicos", Revista Controle & Automação, vol. 17, no. 1, pp. 61-70, 2006.

- [14] C. H. G. Treviso, G.J.Schiavon, "Complete Design For a 1.2 kVA Uninterruptable Power Supply System With a Stabilized Sine Wave". 9º Congresso Brasileiro de Eletrônica de Potência, 2007, Blumenau. COBEP 2007, 2007.
- [15] G. W. Milne, E. Jansen, J. J. Roux, J. A. Koekemoer, "EMC and RFI problems and solutions on the SUNSAT micro-satellite", South African Symposium on Communications and Signal Processing, vol. 1, no.98 EX214, pp. 293-298, setembro 1998.
- [16] L. Schuch, C. Rech, H. Pinheiro, H. L. Hey, H. A.Gründling, J. R. Pinheiro, "Análise e Projeto de um Conversor Bidirecional PWM de Alto Desempenho para Interface entre o Barramento CC e o Banco de Baterias", Revista Brasileira de Eletrônica de Potência (SOBRAEP), vol. 9, no. 1, pp. 1-11, 2004.
- [17] H. A. Oliveira, "Sistema Ininterrupto de Energia de Dupla Conversão Isolado de 6kVA", PhD thesis, Universidade Federal do Ceará, 2007.
- [18] S. A. O. da Silva, "Sistemas de Energia Ininterrupta Line interactive Trifásicos com Compensação Ativa de Potência Série e Paralela", 2001, 203f. Tese (Doutorado em Engenharia Elétrica), Universidade Federal de Minas Gerais, Belo Horizonte, 2001.
- [19] IEEE Std. 446-1995, "IEEE Recommended Practice for Emergency and Standby Power Systems for Industrial and Commercial Applications", Dezembro, 1995.
- [20] M. Martinez, C. Rech, L. Schch, and J. Pinheiro, "Classificação e pesquisa de mercado das fontes ininterruptas de energia (IEC 62040-3)", XVIII Congresso Regional de Iniciação Científica e Tecnológica, Itajaí/SC, pages 1-5, 2003.
- [21] J. A. Pomilio, EE833 Eletrônica de Potência - Módulo 5, UNICAMP, FEE, 2011.
- [22] E. L. M. Mehl, "Fontes chaveadas", disponível em <http://www.eletrica.ufpr.br/mehl/fonteschaveadas.pdf> (acesso 19/01/12).
- [23] R. D. Middlebrook, "Power Eletronics: An Emerging Discipline", IEEE international symposium on circuits and systems - abril 27-29, 1981, Chicago, IL
- [24] L. F. P. Mello, "Análise e projeto de fontes chaveadas", Érica, 1ª Edição, São Paulo, 1996.
- [25] L. F. P. Mello, "Projetos de fontes chaveadas", Érica, P Edição, São Paulo, 1987.
- [26] J. A. Pomilio, Apostila de Fontes Chaveadas, UNICAMP, FEE 13/95 REV 2010.
- [27] <http://www.datasheetcatalog.org/datasheet2/3/06ldp1xcssiphfp0xiy53d1ce9py.pdf> (acessado em 10/08/2011).
- [28] R. W. Erickson, "DC-DC Power Converters", disponível em [http://www.eng.auburn.edu/~agrawvd/COURSE/READING/LOWP/Erikson\\_DC\\_2\\_DC.pdf](http://www.eng.auburn.edu/~agrawvd/COURSE/READING/LOWP/Erikson_DC_2_DC.pdf) (acesso 19/01/12).
- [29] [http://www.estv.ipv.pt/PaginasPessoais/paulomoises/Artigos\\_M%C3%A1quinas%5CEfeito%20pelicular%5Cskin.PDF](http://www.estv.ipv.pt/PaginasPessoais/paulomoises/Artigos_M%C3%A1quinas%5CEfeito%20pelicular%5Cskin.PDF) (acessado em 10/08/2011).


- [30] <http://www.datasheetcatalog.org/datasheet/philips/HEF4027BP.pdf> (acessado em 10/08/2011).
- [31] <http://www.datasheetcatalog.org/datasheet/philips/HEF4066BF.pdf> (acessado em 10/08/2011).
- [32] [http://www.datasheetcatalog.org/datasheets/70/109093\\_DS.pdf](http://www.datasheetcatalog.org/datasheets/70/109093_DS.pdf) (acessado em 10/01/2012).
- [33] [http://www.panasonic.com/industrial/components/pdf/pic\\_fk\\_series.pdf](http://www.panasonic.com/industrial/components/pdf/pic_fk_series.pdf) (acessado em 10/01/12).
- [34] <http://www.avx.com/docs/Catalogs/taj.pdf> (acessado em 10/01/12).
- [35] <http://www.farnell.com/datasheets/169381.pdf> (acessado em 10/01/12)
- [36] <http://www.datasheetcatalog.org/datasheet2/c/0g2qhxh8rrj7kilisa8ed5gzfe3y.pdf> (acessado em 10/01/12).
- [37] <http://www.vishay.com/docs/91294/91294.pdf> (acessado em 10/01/12)
- [38] [http://www.onsemi.com/pub\\_link/Collateral/MBRB30H30CT-1-D.PDF](http://www.onsemi.com/pub_link/Collateral/MBRB30H30CT-1-D.PDF) (acessado em 10/01/12)
- [39] <http://skory.z-net.hu/alkatresz/irfz44.pdf> (acessado em 10/01/12)
- [40] [http://www.hayonik.com/br/0300010007-transformadores\\_serie\\_400](http://www.hayonik.com/br/0300010007-transformadores_serie_400) (acessado em 23/08/2011).

## APÊNDICES


APÊNDICE 1 – Circuito Principal



APÊNDICE 2 – Circuito de Potência das Fontes Secundárias



APÊNDICE 3 – Circuito de Controle das Fontes Secundárias



APÊNDICE 4 – Gerador de Sincronismo Isolado

